Loading article…
デジタル エレクトロニクスにおいて、トライ ステートバッファまたは3 ステートバッファは、高出力状態、低出力状態、および高インピーダンス状態の 3 つの安定状態を持つデジタル バッファの一種です。高インピーダンス状態では、バッファの出力は出力バスから切断されるため、他のデバイスはトライ ステート バッファからの干渉を受けることなくバスを駆動できます。これは、複数のデバイスが同じバスに接続され、順番にアクセスする必要がある場合に役立ちます。バスに 3 ステート ロジックを実装するシステムは、3 ステート バスまたはトライ ステート バスと呼ばれます。
トライステート バッファは、複数のデバイスが同じバスに接続され、それを共有する必要があるバスベースのシステムでよく使用されます。たとえば、コンピュータ システムでは、CPU、メモリ、周辺機器などの複数のデバイスが同じデータ バスに接続されることがあります。一度に 1 つのデバイスだけがバス上でデータを送信できるようにするために、各デバイスにはトライステート バッファが装備されています。デバイスがデータを送信する場合、トライステート バッファがアクティブになり、出力がバスに接続されて、データを送信できるようになります。送信が完了すると、デバイスはトライステート バッファを非アクティブ化し、出力がバスから切断されて、別のデバイスがバスにアクセスできるようになります。
トライステート バッファは、ゲート、フリップフロップ、またはその他のデジタル ロジック回路を使用して実装できます。トライステート バッファは、バス上のクロストークとノイズを低減し、複数のデバイスが干渉することなく同じバスを共有できるようにするのに役立ちます。
用途
3 番目の状態である高インピーダンス (Hi-Z) の基本的な概念は、デバイスの影響を回路の残りの部分から効果的に排除することです。複数のデバイスが別のデバイスに電気的に接続されている場合、出力を Hi-Z 状態にすることで、短絡を防止したり、1 つのデバイスが高 (論理 1) になり、別のデバイスが低 (論理 0) になるのを防いだりすることがよくあります。
3ステートバッファは、特に多数の入力を持つ効率的なマルチプレクサを実装するためにも使用できます。 [1]
3 ステート バッファは、共有電子バスの動作に不可欠です。
3 ステート ロジックを使用すると、LED セットを駆動するために必要な配線の数を減らすことができます (3 ステート マルチプレクシングまたはチャーリープレクシング)。
出力イネーブルとチップセレクト
バスに接続するように設計された多くのメモリ デバイス (RAM や ROM チップなど) には、CS (チップ選択) ピンとOE (出力イネーブル) ピンの両方があり、表面上は同じ機能を果たすように見えます。CSがアサートされていない場合、出力は高インピーダンスになります。
違いは、信号を出力するのに必要な時間にあります。チップ セレクトがデアサートされると、チップは内部的に動作せず、アドレスの提供とデータの受信の間に大きな遅延が発生します。(もちろん、この場合、チップの消費電力が最小限に抑えられるという利点もあります。)
チップ セレクトがアサートされると、チップは内部でアクセスを実行し、出力イネーブルをデアサートすることで最終出力ドライバのみが無効になります。これは、バスが他の目的で使用されている間に実行でき、出力イネーブルが最終的にアサートされると、最小限の遅延でデータが表示されます。出力イネーブル ラインを備えた ROM またはスタティック RAM チップでは、通常、2 つのアクセス時間がリストされます。1 つはチップ セレクトがアサートされてアドレスが有効になるまでの時間、もう 1 つは出力イネーブルがアサートされてから始まる短い時間です。
プルアップとプルダウンの使用
出力がトライステート (Hi-Z 状態) になると、回路の残りの部分への影響がなくなり、他の回路要素によって状態が決定されない場合は回路ノードは「フローティング」になります。回路設計者は、出力がトライステートのときに回路に影響を与えるために、プルアップ抵抗またはプルダウン抵抗(通常は 1～100 kΩ の範囲) を使用することがよくあります。
PCIローカル バスにはプルアップ抵抗器がありますが、バスの大きな分散容量を考えると、信号をハイにするには数クロック サイクルかかります。高速動作を可能にするために、プロトコルでは、バスに接続するすべてのデバイスが、Hi-Z 状態になる前に、重要な制御信号を少なくとも 1 クロック サイクルの間ハイに駆動する必要があります。このように、プルアップ抵抗器は、漏れ電流が発生した場合にバス信号を維持する役割のみを果たします。
Intel はこの規則を「持続トライステート」と呼んでおり、Low Pin Countバスでも使用しています。
3 ステート バスの代替案
オープン コレクター入力/出力は、3 ステート ロジックの一般的な代替手段です。たとえば、I²Cバス プロトコル (デバイス間でよく使用される双方向通信バス プロトコル) では、2 つの通信ラインでプルアップ抵抗器を使用することが指定されています。デバイスが非アクティブな場合、通信ラインが「解放」され、出力が 3 ステートになるため、回路への影響がなくなります。バス上のすべてのデバイスが通信ラインを「解放」すると、回路への影響は、ラインをハイに引き上げるプルアップ抵抗器のみになります。デバイスが通信する場合、Hi-Z 状態から抜け出し、ラインをローに駆動します。このプロトコルを使用して通信するデバイスは、ラインをハイにフロートするか、ローに駆動します。これにより、1 つのデバイスがラインをハイに駆動し、別のデバイスがラインをローに駆動するバス競合状況が回避されます。
初期のマイクロコントローラには、入力としてのみ機能するピン、プッシュプル出力としてのみ機能するピン、オープンコレクター入力/出力としてのみ機能するピンがいくつかあることがよくありました。一般的な最新のマイクロコントローラには、これらのいずれかの種類のピンとして機能するようにプログラムできる、 3 ステートの汎用入力/出力ピンが多数あります。
3 ステート バスは通常、単一のプリント回路基板(PCB) 上のチップ間で使用されるほか、共通のバックプレーンに接続された PCB 間でも使用されることがあります。
3ステートロジックの使用は、オンチップ接続ではなく、チップ間接続に推奨されます。[2]
3ステートバッファは、複数のデバイスがデータバス上で通信できるようにするために使用される場合、機能的にはマルチプレクサに置き換えることができます。[3]これにより、さまざまなデバイスからの出力を選択し、そのうちの1つをバスに書き込むことができます。
参照
注釈と参考文献
- ^ヒル、ウィンフィールド 、ホロウィッツ、ポール (1989)。電子工学の芸術。ケンブリッジ大学出版局。pp. 495– 497。ISBN 0-521-37095-7。
- ^ 경종민、SoC のオンチップ バス/ネットワーク「オンチップ バスではトライステート信号は使用されません。トライステート バスは静的タイミング解析が難しいためです」
- ^ 「トライステートバッファ」。
外部リンク
- All About Circuits の特殊出力ゲート
- トライステート多重化の原理