熱銅ピラーバンプ

サーマル銅ピラーバンプは、「サーマルバンプ」とも呼ばれ、 CPU および GPU 集積回路 (チップ)のフリップチップパッケージ、レーザーダイオード、半導体光増幅器(SOA) などの電子機器および光電子パッケージングに使用するためのフリップチップ相互接続 (特に銅ピラーはんだバンプ)に埋め込まれた薄膜熱電材料で作られた熱電デバイスです。従来のはんだバンプがパッケージへの電気経路と機械的な接続を提供するのとは異なり、サーマルバンプはソリッドステートヒートポンプとして機能し、チップの表面または別の電気部品に局所的に熱管理機能を追加します。サーマルバンプの直径は 238 μm、高さは 60 μm です。

サーマルバンプは、温度差を電圧に直接変換し、その逆も行う熱電効果を利用しています。簡単に言うと、熱電デバイスは、両側に異なる温度がある場合、または電圧が適用される場合に電圧を発生させ、温度差を生み出します。この効果を利用して、電気を生成したり、温度を測定したり、物体を冷却したり、加熱したりできます。

各バンプでは、電流がバンプを通過すると熱電冷却 (TEC) が発生します。熱バンプはデバイスの片側から熱を引き出し、電流が材料を通過すると反対側に熱を伝達します。これはペルチェ効果として知られています。^[1]加熱と冷却の方向は、電流の方向と熱電材料内の多数電気キャリアの符号によって決まります。一方、熱電発電 (TEG) は、熱バンプが温度勾配にさらされると発生します (つまり、上部が下部よりも高温になります)。この場合、デバイスは電流を生成し、熱を電力に変換します。これはゼーベック効果と呼ばれます。^[1]

サーマル バンプは、トランジスタ、抵抗器、コンデンサが今日の従来の回路設計に統合されているのと同じ方法で、チップ レベルでアクティブな熱管理機能を統合する方法として、Nextreme Thermal Solutions によって開発されました。Nextreme が統合戦略として銅ピラー バンプを選択したのは、Intel、Amkor、その他の業界リーダーによって、マイクロプロセッサやその他の高度な電子デバイスを「フリップチップ」パッケージングと呼ばれるプロセス中にさまざまな表面に接続する方法として広く受け入れられているためです。サーマル バンプは、標準的なフリップチップ プロセスの一部として統合することも (図 1)、個別のデバイスとして統合することもできます。

熱電デバイスの効率は、移動した（または汲み上げた）熱量を、この熱を移動させるために供給された電力量で割ることで測定されます。この比率は性能係数または COP と呼ばれ、熱電デバイスの測定特性です。COP は、デバイスが生成する温度差と反比例します。冷却デバイスを熱源から遠ざけると、冷却器と熱源の間の寄生損失により、追加の冷却電力が必要になります。つまり、熱源と冷却器の間の距離が遠いほど、より多くの冷却が必要になります。このため、電子デバイスの冷却は、熱発生源に最も近い場所で行われる場合に最も効率的です。

サーマル バンプの使用は、システムから熱を逃がすために依然として必要なシステム レベルの冷却に取って代わるものではありません。むしろ、チップおよびボード レベルで温度の均一性を実現するための根本的に新しい方法論を導入するものです。このようにして、システムの全体的な熱管理がより効率的になります。さらに、従来の冷却ソリューションはシステムのサイズに合わせて拡張されます (システムが大きくなるとファンも大きくなります) が、サーマル バンプは全体的な設計でより多くのサーマル バンプを使用することで、チップ レベルで拡張できます。

はんだバンピング技術 (はんだを使用してチップを基板にショートさせずに接合するプロセス) は、 1960 年代初頭にIBMによって初めて考案され、実装されました。このタイプのはんだ接合には 3 つのバージョンが開発されました。最初のバージョンは、はんだバンプに銅ボールを埋め込んで確実なスタンドオフを実現するものでした。1960年代後半にDelco Electronics (General Motors) によって開発された 2 番目のソリューションは、銅ボールを埋め込むのと似ていますが、設計に硬質の銀バンプが採用されています。バンプは確実なスタンドオフを提供し、基板にスクリーン印刷されたはんだによって基板に取り付けられます。3 番目のソリューションは、電極の先端近くにスクリーン ガラス ダムを使用して「ストップオフ」として機能させ、ボールはんだが電極を流れ落ちるのを防ぐというものでした。その時点では、高鉛 (Pb) はんだシステムと銅ボールを使用した Ball Limiting Metallurgy (BLM) がうまく機能することが実証されていました。そのため、ボールは単純に除去され、はんだ蒸発プロセスが延長されて、高さ約 125 μm の純粋なはんだバンプが形成されました。このシステムは、制御された崩壊チップ接続 (C3 または C4) として知られるようになりました。

1990 年代半ばまで、このタイプのフリップチップ アセンブリは、IBM と Delco によってほぼ独占的に実行されていました。この頃、Delco は自社の技術を商業化しようとし、 Kulicke & Soffa Industries をパートナーとしてFlip Chip Technologies を設立しました。同時に、MCNC (IBM の C4 プロセスのメッキ バージョンを開発していた) は、自社の技術を商業化するためにDARPAから資金提供を受けました。これら 2 つの組織は、APTOS (Advanced Plating Technologies on Silicon) とともに、初期のアウトソーシング市場を形成しました。

同じ時期に、企業は、IBM が当初 C4 をサポートするために開発した初期のマルチチップオンセラミック パッケージから、チップ スケール パッケージ(CSP) と呼ばれるものへと、パッケージの縮小または合理化を検討し始めました。この分野で製品を開発している企業は数多くありました。これらの製品は通常、2 つのグループに分類できます。マルチチップオンセラミック パッケージの縮小版 (Tessera パッケージはその一例です)、または Unitive Electronics などが開発した合理化バージョン (パッケージの配線がチップに移され、バンピング後に配置できる状態) です。

CSP タイプのパッケージ (FR4 またはフレックス回路に直接はんだ付けすることを意図したもの) の問題の 1 つは、高密度相互接続の場合、はんだバンプの直径とピッチが小さくなると、ソフト ソルダー バンプのスタンドオフが小さくなることです。Focus Interconnect Technology (旧 APTOS エンジニア) が開発したソリューションなど、さまざまなソリューションが採用されました。このソリューションでは、アスペクト比の高いメッキ銅ポストを使用して、ソフト ソルダーの崩壊ジョイントで可能なものよりも大きな固定スタンドオフを提供しました。

現在、フリップ チップは十分に確立された技術であり、ほとんどのアセンブリでは、収縮した軟質はんだ接続が使用されています。CSP 市場向けに開発された銅ポスト スタンドオフは、高度なマイクロプロセッサの高密度相互接続に採用されており、現在では IBM の CPU パッケージングに使用されています。

高密度相互接続の最近の傾向により、CPUおよびGPUパッケージングに銅ピラーはんだバンプ（CPB）が使用されるようになりました。^[2] CPBは、ピッチに関係なく固定スタンドオフを提供するため、従来のはんだバンプの魅力的な代替品です。ほとんどのハイエンド製品はアンダーフィルされており、スタンドオフが小さいとアンダーフィル接着剤をダイの下に流し込むのが難しくなる可能性があるため、これは非常に重要です。

図 2 は、Intel が製造し、同社のPreslerマイクロプロセッサ ラインなどに組み込まれている CPB の例です。この断面図には、銅と銅ピラー (高さ約 60 µm) が、写真上部のチップパッシベーション層の開口部 (またはビア) を通じて電気的に接続されている様子が示されています。下部には、パッケージ基板上の別の銅トレースがあり、2 つの銅層の間にはんだが入っています。

薄膜は、厚さがナノメートルの数分の1から数マイクロメートルまでの薄い材料層です。薄膜熱電材料は、従来の半導体堆積法によって成長し、従来の半導体微細加工技術を使用して製造されます。

薄膜熱電素子は、従来のバルクペレットTE製品が提供する能力をはるかに超える高い熱ポンプ能力を提供することが実証されています。^[3] 熱電素子製造における薄膜とバルク材料の利点は、式1で表されます。ここで、Qmax（モジュールによってポンプされる最大熱）は、フィルムの厚さLに反比例することが示されています。

${\displaystyle Q_{max}={\frac {S^{2}T^{2}}{2\cdot R_{Total}}}={\frac {S^{2}T^{2}A}{2p_{c}L}}}$         式1

そのため、薄膜で製造された TE クーラーは、特定のアクティブ領域 A に対して Qmax 値を 10 倍から 20 倍簡単に高めることができます。このため、薄膜 TEC は、高熱流束フローを伴うアプリケーションに最適です。熱ポンプ能力の向上に加えて、薄膜の使用により、TE デバイスのまったく新しい実装が可能になります。厚さ 1～3 mm のバルク モジュールの代わりに、薄膜 TEC は厚さ 100 um 未満で製造できます。

最も単純な形式では、TE カップル (すべての薄膜 TE デバイスの基本的な構成要素) の P または N レッグは、電気的機能と熱的機能を提供する、上下にはんだ層がある薄膜 TE 材料の層です。

サーマル バンプは既存のフリップ チップ製造インフラストラクチャと互換性があり、従来のはんだバンプ インターコネクトの使用を拡張して、広く受け入れられている銅ピラー バンピング プロセスを使用してフリップ チップ コンポーネントのアクティブで統合された冷却を提供します。その結果、既存の半導体製造パラダイム内でパフォーマンスと効率が向上します。サーマル バンプにより、銅ピラー バンプ内での発電機能も実現され、エネルギー リサイクル アプリケーションが可能になります。

サーマル バンプは、上部ヘッダーと下部ヘッダー間で 60 °C の温度差を実現し、150 W/cm2 を超える電力ポンピング能力を実証し、熱にさらされると、バンプあたり最大 10 mW の電力を生成できることが実証されています。

図 3 は、TE レッグの SEM 断面を示しています。ここでは、熱バンプが CPB と構造的に同一であり、スタックアップに TE 層という追加の層が組み込まれていることが示されています。TE 層の追加により、標準の銅ピラー バンプが熱バンプに変わります。この要素は、電気的および熱的に適切に構成されている場合、バンプの片側から反対側へのアクティブな熱電熱伝達を提供します。熱伝達の方向は、熱電材料のドーピング タイプ (P タイプまたは N タイプ半導体) と、材料を通過する電流の方向によって決まります。このタイプの熱電熱伝達は、ペルチェ効果として知られています。逆に、熱が熱電材料の片側からもう一方の側に通過すると、ゼーベック効果と呼ばれる現象で材料内に電流が生成されます。ゼーベック効果は、基本的にペルチェ効果の逆です。このモードでは、TE 要素の熱の流れから電力が生成されます。図 3 に示す構造は、ペルチェ モードとゼーベック モードの両方で動作できますが、同時に動作することはできません。

図 4 は、比較のために一般的な CPB とサーマル バンプの概略図を示しています。これらの構造は似ており、どちらも銅柱とはんだ接続を備えています。両者の主な違いは、2 つのはんだ層の間に P 型または N 型の熱電層が導入されていることです。CPB とサーマル バンプで使用されるはんだは、Sn、SnPb 共晶、SnAg、AuSn など、一般的に使用されるはんだのいずれかになります。

図 5 は、サーマル バンプを備えたデバイスを示しています。熱の流れは、「熱」と表示された矢印で示されています。数マイクロメートルの高さになることもある金属トレースを積み重ねたり、交差させたりすることで、下にある回路から熱を集め、その熱をサーマル バンプに導くための伝導性の高い経路を提供できます。

図に示されている、サーマル バンプに電流を伝導する金属トレースは、チップの回路に直接接続されている場合とそうでない場合があります。チップ回路に電気的に接続されている場合、オンボード温度センサーとドライバー回路を使用して、サーマル バンプを閉ループ方式で制御し、最適なパフォーマンスを維持できます。次に、サーマル バンプによって送り出される熱と、その熱を送り出す過程でサーマル バンプによって生成される追加の熱を、基板またはボードに排出する必要があります。サーマル バンプのパフォーマンスは、排出される熱に適切な熱経路を提供することで向上できるため、サーマル バンプの背面に高熱伝導経路を提供することが有益です。基板は、AlN などの高伝導性セラミック基板、または誘電体を備えた金属 (Cu、CuW、CuMo など) にすることができます。この場合、基板の高い熱伝導性が、排出される熱の自然な経路として機能します。基板は、高密度相互接続を提供するように設計されたプリント配線基板 (PWB) などの多層基板である場合もあります。この場合、PWB の熱伝導率は比較的低い可能性があるため、熱ビア (金属プラグなど) を追加すると、放出された熱を逃がす優れた経路を提供できます。

サーマルバンプは、チップの冷却と発電を実現するために、さまざまな方法で使用できます。

サーマル バンプをチップの表面全体に均等に分散して、均一な冷却効果を得ることができます。この場合、サーマル バンプは、信号、電源、および接地に使用される標準のバンプと混在させることができます。これにより、サーマル バンプをチップのアクティブ回路の真下に配置して、最大限の効果を得ることができます。サーマル バンプの数と密度は、チップからの熱負荷に基づきます。各 P/N カップルは、特定の電流で特定の温度差 (ΔT) で特定のヒート ポンピング (Q) を提供できます。チップ上の温度センサー (「オンボード」センサー) は、サーマル バンプのパフォーマンスを直接測定し、ドライバー回路にフィードバックを提供します。

サーマルバンプは電流の方向に応じてチップを冷却または加熱できるため、周囲の条件に関係なく特定の温度範囲内で動作する必要があるチップの温度を正確に制御するために使用できます。たとえば、これは多くのオプトエレクトロニクス部品に共通する問題です。

マイクロプロセッサ、グラフィックス プロセッサ、その他のハイエンド チップでは、チップ全体の電力密度が大きく異なるため、ホットスポットが発生する可能性があります。^[4] これらのホットスポットにより、デバイスのパフォーマンスが大幅に制限される可能性があります。サーマル バンプはサイズが小さく、チップのアクティブ サーフェス上に比較的高密度に配置できるため、これらの構造はホットスポットの冷却に最適です。このような場合、サーマル バンプの分布は均一である必要はありません。むしろ、サーマル バンプはホットスポットの領域に集中し、熱密度が低い領域では単位面積あたりのサーマル バンプの数が少なくなります。このようにして、サーマル バンプからの冷却は必要な場所にのみ適用されるため、冷却を駆動するために必要な追加電力が削減され、システムの全体的な熱オーバーヘッドが削減されます。

チップの冷却に加えて、熱バンプは高熱流束の相互接続にも適用でき、エネルギー回収アプリケーションに一定した安定した電源を提供します。このような電源は、通常 mW 範囲で、ワイヤレス センサー ネットワークやその他のバッテリー駆動システムのバッテリーをトリクル充電できます。

• クリッケ＆ソファ
• MCNC
• アプトステクノロジー
• ネクストリームサーマルソリューション
• アムコーテクノロジー株式会社

• Syed, A.; Dhandapani, K.; Nicholls, L.; Moody, R.; Berry, CJ; Darveaux, R. (2010)。「フリップ チップ バンプのエレクトロマイグレーション信頼性: Cu ピラー、高 Pb、SnAg、および SnPb バンプ構造の比較」。IMAPSデバイス パッケージング カンファレンス。2016 年 3 月 4 日のオリジナルからアーカイブ。