PDP-11 アーキテクチャ

PDP-11

デザイナー	デジタル・イクイップメント・コーポレーション
ビット	16ビット
紹介された	1970年; 54年前 （1970年）
デザイン	CISC
タイプ	レジスター-レジスター レジスター-メモリ メモリ-メモリ
エンコーディング	変数（2〜6バイト）
分岐	条件コード
エンディアン	混合（16 ビット整数の場合はリトルエンディアン）
拡張機能	EIS、FIS、FPP、CIS
開ける	いいえ
後継	ヴァックス
レジスター
汎用	8 × 16ビット
浮動小数点	FPPが存在する場合、6 × 64ビット浮動小数点レジスタ

PDP -11アーキテクチャ^[1]は、 Digital Equipment Corporation (DEC)が開発した16ビット CISC 命令セットアーキテクチャ(ISA)です。PDP -11ミニコンピュータで使用される中央処理装置(CPU)とマイクロプロセッサによって実装されています。1970年代には広く使用されていましたが、1980年代にはより強力なVAXアーキテクチャに取って代わられました。

アドレス指定可能で書き込み可能なメモリの最小単位は 8 ビットのバイトです。バイトはレジスタ R0 から R5 の下位半分にも保持できます。

16 ビットワードは、最下位バイトが下位アドレスに位置する リトルエンディアン形式で保存されます。ワードは常に偶数メモリ アドレスに揃えられます。ワードはレジスタ R0 から R7 に保持できます。

拡張命令セット(EIS)の 32 ビット ダブル ワードは、下位ワードが下位番号のレジスタに格納されるレジスタ ペアにのみ格納できます。ダブル ワードは、MUL、DIV、および ASHC 命令で使用されます。その他の 32 ビット データは、基本アーキテクチャの拡張機能としてサポートされています。FPU命令セットの浮動小数点または商用命令セットの長いデータは、通常とは異なるミドル エンディアン形式^{[2] [3] (}「PDP エンディアン」と呼ばれることもあります) を含む複数の形式で格納されます。

64 ビットの倍精度浮動小数点形式は、11/45 およびそれ以降のほとんどのモデルの浮動小数点プロセッサ オプション (FPP) によってサポートされています。

PDP-11 の 16 ビット アドレスは 64  KB をアドレス指定できます。PDP-11 が VAX に取って代わられる頃には、8 ビット バイトと 16 進表記が業界の標準になりつつありましたが、PDP-11 の数値は常に 8 進表記を使用し、PDP-11 に接続されているメモリの量は常にワード数で示されます。基本的な論理アドレス空間は 32K ワードですが、上位 4K の物理アドレス空間 (メモリ管理がない場合のアドレス 160000 ₈から 177777 ₈ ) は、バス上の入出力レジスタがその範囲のアドレスに応答するため、設定されません。そのため、当初は完全に拡張された PDP-11 は 28K ワード、つまり現代の用語で 56 KB でした。

プロセッサは、サービス ルーチンを開始するためのプログラム カウンタとプロセッサ ステータス ワードを提供する 2 ワード ベクター用に低位メモリ アドレスを予約します。I/O デバイスがプログラムに割り込むと、そのベクターのアドレスがバス上に配置され、どのサービス ルーチンが制御を引き継ぐかが示されます。最下位のベクターは、さまざまな種類のトラップを処理するサービス ルーチンです。トラップは、未定義の命令を実行しようとするなどの一部のプログラム エラーで発生します。また、プログラムが BPT、EMT、IOT、TRAP などの命令を実行してオペレーティング システムにサービスを要求した場合にも発生します。

PDP-11 の寿命中、16 ビットの論理アドレス空間は制限が増していきました。これを回避するため、さまざまな手法が使用されました。

• 後期モデルの PDP-11 プロセッサには、仮想アドレス指定をサポートするメモリ管理が含まれています。物理アドレス空間は 18 ビットまたは 22 ビットに拡張され、最大 256 KB または 4 MB の RAM を使用できます。論理アドレス空間 (つまり、メモリ マッピング テーブルを変更せずにいつでも使用できるアドレス空間) は 16 ビットに制限されています。
• PDP-11/45 以降の一部のモデルでは、プログラム コード用の「命令空間」として 32K ワード (64 KB) を使用し、別の 32K ワードの「データ空間」を使用するように設定できます。一部のオペレーティング システム (特に、バージョン V7 以降の Unix および RSX11-M+) は、この機能に依存しています。
• 必要に応じて格納された命令やデータのブロックを別のブロックでオーバーレイするなどのプログラミング手法により、ページングの問題をアプリケーション プログラマから隠すことができます。たとえば、Modula-2コンパイラは、個々のプロシージャが制御を受け取ると、ランタイム システムが 8 Kb ページをメモリにスワップするコードを生成します。^[4]

DEC PDP-11 レジスタ

1 5 1 4 1 3 1 2 1 1 1 0 0 9 0 8 0 7 0 6 0 5 0 4 0 3 0 2 0 1 0 0 (ビット位置) メインレジスター 0 0 レジスタ0 R1 レジスター1 R2 レジスタ2 R3 レジスタ3 R4 レジスター4 R5 レジスター5 スタックポインタ R6 / スーパー レジスタ6 / スタックポインタ​ プログラムカウンタ R7 / PC レジスター7 / プログラムカウンター​ ステータスフラグ   私 T いいえ ず 五 Ｃ プロセッサステータスワード​​​     浮動小数点ステータスレジスタ​​​​

CPU には、8 つの汎用 16 ビットレジスタ(R0 ～ R7) が含まれています。レジスタ R7 はプログラム カウンタ(PC) です。任意のレジスタをスタック ポインタとして使用できますが、R6 はハードウェア割り込みとトラップに使用されるスタック ポインタ (SP) です。R5 は、現在のプロシージャ コール フレームを指すためによく使用されます。コンテキスト スイッチを高速化するために、一部の PDP-11 モデルでは、デュアル R0 ～ R5 レジスタ セットが提供されています。カーネル、スーパーバイザ (存在する場合)、およびユーザー モードには、個別のメモリ マップと個別のスタック ポインタがあります (ユーザー プログラムがスタック ポインタ レジスタに無効な値を格納してシステムを誤動作させることができないようにするため)。

ほとんどの命令は、オペランドを指定するために 6 ビットを割り当てます。3 ビットは 8 つのアドレッシング モードの 1 つを選択し、3 ビットは汎用レジスタを選択します。

6 ビット オペランド アドレッシング モードのエンコードは次のとおりです。

次のセクションでは、各項目に、オペランドをアセンブリ言語で記述する方法の例を示します。Rn は、R0 から R7 まで記述される 8 つのレジスタの 1 つを意味します。

次の 8 つのモードは、任意の汎用レジスタに適用できます。R6 (スタック ポインタ、SP) と R7 (プログラム カウンタ、PC) に適用した場合の効果については、次のセクションで個別に説明します。

インデックス モードとインデックス遅延モードでは、X は命令の 2 番目のワードから取得される 16 ビット値です。ダブル オペランド命令では、両方のオペランドでこれらのモードを使用できます。このような命令は 3 ワード長です。

レジスタの自動インクリメントおよび自動デクリメント操作は、バイト命令では 1 ずつ、ワード命令では 2 ずつ、遅延モードが使用される場合は常に 2 ずつ行われます。これは、レジスタがアドレス指定する量が (ワード) ポインタであるためです。

R7 (プログラム カウンター) が指定されると、次の 4 つのアドレッシング モードが自然に有用な効果をもたらします。

絶対モードは、構文が即時モードと遅延モードを組み合わせたもので、各デバイスのレジスタが特定のメモリ アドレスを持つため、入出力レジスタを指定する場合によく使用されます。相対モードは構文が単純で、プログラム変数やジャンプ先を参照する場合によく使用されます。相対モード (および相対遅延モード) を内部参照専用に使用するプログラムは、位置に依存しません。つまり、プログラムの位置に関する仮定がないため、任意のメモリ位置にロードしたり、移動したりすることができ、その位置を反映するようにアドレスを調整 (再配置)する必要はありません。現在の位置を基準としたこのようなアドレスを計算する際に、プロセッサはオンザフライで再配置を実行しました。

即時モードと絶対モードは、それぞれ PC に適用される自動増分モードと自動増分遅延モードにすぎません。上記の表にあるように補助ワードが「命令内」にある場合、次の命令の PC は補助ワードを超えて自動的に増分されます。PC は常にワードを指しているため、自動増分操作は常に 2 ずつ行われます。

R6 (SP とも表記) は、トラップと割り込みのハードウェア スタックとして使用されます。PDP-11 が提供するモード セットによって強制される規則では、スタックはアイテムがプッシュされるにつれて下向き (下位アドレスに向かって) に拡大します。モードが SP に適用される場合、またはプログラマがソフトウェア スタックとして使用することを選択したレジスタに適用される場合、アドレッシング モードには次の効果があります。

ソフトウェア スタックにはバイトを含めることができますが、SP は常にワードのスタックです。SP での自動インクリメントおよび自動デクリメント操作は常に 2 ずつ行われます。

PDP-11 はバイトとワードで動作します。バイトはレジスタ番号 (レジスタの下位バイトを識別) またはメモリ位置で指定されます。ワードはレジスタ番号または下位バイトのメモリ位置 (偶数である必要があります) で指定されます。オペランドを取るほとんどの命令では、ビット 15 はバイト アドレス指定を指定するためにセットされ、ワー​​ド アドレス指定を指定するためにクリアされます。次の 2 つのセクションのリストでは、アセンブリ言語プログラマがバイト操作を指定するために命令シンボルに B を付加しました。たとえば、MOV は MOVB になりました。

MARK や SOB などのいくつかの命令は、一部の PDP-11 モデルでは実装されていませんでした。

上位 4 ビットは、実行する操作を指定します (ビット 15 は通常、ワード アドレス指定とバイト アドレス指定を選択します)。6 ビットの 2 つのグループは、上で定義されているように、ソース オペランド アドレス指定モードと宛先オペランド アドレス指定モードを指定します。

ADD 命令と SUB 命令はワード アドレス指定を使用し、バイト指向のバリエーションはありません。

2 つのオペランドを持つ命令の中には、アドレッシング モード オペランドと追加のレジスタ オペランドを使用するものもあります。

レジスタ ペアが使用される場合 (以下では「(Reg, Reg+1)」と表記)、最初のレジスタにはオペランドの下位部分が格納され、偶数番号のレジスタである必要があります。次に大きい番号のレジスタには、オペランドの上位部分 (または剰余) が格納されます。例外は乗算命令です。Reg は奇数でもかまいませんが、その場合、結果の上位 16 ビットは格納されません。

上位 10 ビットは実行する操作を指定し、ビット 15 は通常、バイト アドレス指定とワード アドレス指定を選択します。6 ビットの 1 つのグループが、上記で定義したオペランドを指定します。

ほとんどの分岐命令では、分岐が行われるかどうかは条件コードの状態によって決まります。分岐命令の前には通常、2 つのオペランドを持つ CMP (比較) または BIT (ビット テスト) 命令、あるいは 1 つのオペランドを持つ TST (テスト) 命令が置かれます。算術命令と論理命令も条件コードを設定します。x86アーキテクチャのIntelプロセッサとは異なり、MOV 命令も条件コードを設定するため、移動した値がゼロか負かによって分岐命令を使用して分岐することができます。

命令の上位バイトは操作を指定します。ビット 9 から 15 はオペコードで、ビット 8 は分岐が行われる条件コード計算の値です。下位バイトは、プログラム カウンターの現在の位置を基準とした符号付きワード オフセットです。これにより、コード内で前方および後方の分岐が可能になります。

分岐命令の範囲が限られているため、コードが大きくなると、一部の分岐のターゲット アドレスに到達できなくなります。プログラマーは、1 ワードの BR を次のグループの 2 ワードの JMP 命令に変更します。JMP には条件形式がないため、プログラマーは BEQ を JMP の周囲に分岐する BNE に変更します。

SOB (Subtract One and Branch) は、別の条件分岐命令です。指定されたレジスタが 1 減算され、結果がゼロでない場合は、6 ビット ワード オフセットに基づいて逆分岐が行われます。

JSR はサブルーチンを呼び出します。6 ビットのグループでアドレッシング モードを指定します。JSR 命令はスタック上の任意のレジスタを保存し、そのレジスタに戻りアドレスをロードできます。この機能を必要としないプログラムでは、レジスタ ( JSR PC, address) として PC を指定し、ルーチンは を使用して戻りますRTS PC。

たとえば、ルーチンが で呼び出されると、JSR R4, addressR4 の古い値がスタックの一番上にプッシュされ、JSR の直後のアドレス (通常は戻りアドレス) が R4 に配置されます。ただし、ルーチンは (R4)+ を指定してインラインでコード化された値にアクセスしたり、@(R4)+ を指定してインライン ポインターにアクセスしたりできます。自動増分はこれらのデータを過ぎて、呼び出し元のコードが再開されるポイントまで移動します。いずれの場合も、このようなルーチンはRTS R4呼び出し元に戻るように指定します。

PC の内容をスタックの最上位要素と交換する形式は、コルーチンJSR PC,@(SP)+を実装するために使用できます。ルーチンがコルーチンのエントリ アドレスをスタックに配置すると、実行するとPC がスタックに保存され、コルーチンにジャンプします。その後、両方のコルーチンは追加の命令を使用して、中断した場所から他のコルーチンにジャンプできます。これにより、2 つのルーチンは制御を交換し、前回の交換のポイントから再開できます。 JSR PC,@(SP)+JSR PC,@(SP)+

PC移動先の値は、RegJSR 命令の後のアドレスです。

MARK は、サブルーチンを終了するときにスタック上のパラメータを削除するために使用されます。まず、呼び出し元はスタックに R5 をプッシュします。次に、最大 63 ワードの引数をスタックに置くことができます。呼び出し元は、引数の数を MARK オペコードに追加し、その結果をスタックにプッシュします。SP の値は R5 にコピーされます。最後に、JSR PC,addressサブルーチンを呼び出すために が実行されます。コードの実行後、サブルーチンは で終了しますRTS R5。これにより、R5 の値 (スタック上の MARK 命令を指す) が PC にロードされ、呼び出し元の戻りアドレスが R5 にポップされます。MARK 命令が実行されます。MARK は引数の数に 2 を掛け、それを SP に追加して引数を削除し、 と同等のものを呼び出し元に返しますRTS R5。MARK は、呼び出し元によって戻りスタックに置かれ、後で戻りルーチンによってスタック上で直接実行されるという点で異なります。MARK 命令は、その複雑な操作を SP への ADD で置き換えることができるため、めったに使用されません。^[5]

プロセッサステータスワード（PSW）の4つの条件コードは、

• Nは負の値を示す
• Z はゼロ（等しい）状態を示します
• Vはオーバーフロー状態を示し、
• C はキャリー条件を示します。

このグループの命令は、Digital が「マイクロプログラム」と呼んでいたもので、命令ワード内の 1 ビットが 1 つの条件コードを参照していました。アセンブラでは、すべての組み合わせを指定する構文は定義されていませんでしたが、シンボル SCC と CCC は、4 つの条件コードすべてをそれぞれ設定またはクリアする命令を組み立てました。

条件コード (それぞれオペコード 000240 と 000260) をクリアまたは設定しないことは、実質的には無操作命令と見なすことができます。実際、NOP ニーモニックは 000240 にアセンブルされます。

PDP-11 の寿命を通じて、命令の実装とアドレス指定モードの組み合わせに微妙な違いが生じましたが、どの実装も正しいとはみなされませんでした。この不一致は、PDP-11 の通常の使用には影響しませんでした。

EIS は 11/35/40 および 11/03 ではオプションであり、新しいプロセッサでは標準として提供されていました。

• MUL、DIVはレジスタペアへの整数オペランドの乗算と除算を行います。
• ASH、ASHC 算術 - レジスタまたはレジスタ ペアをシフトします。正の数の場合は左にシフトし、負の数の場合は右にシフトします。

FIS は、PDP-11/35/40 および 11/03 のオプションです。単精度浮動小数点は、レジスタ オペランドでアドレス指定されたスタック上で操作されます。上位 13 ビットは、実行する操作を指定します。3 ビット フィールドは、浮動小数点オペランド スタック ポインターとして使用するレジスタを指定します。各浮動小数点は 2 ワードで、各浮動小数点命令は 2 つの浮動小数点を操作し、結果として 1 つの浮動小数点を返します。選択されたスタック ポインターは、各操作の後に 4 ストライドずつ増加します。

これは、11/45 およびその後のほとんどのモデルでオプションとして提供された浮動小数点プロセッサ オプションでした。

• 浮動小数点ステータスレジスタの単精度/倍精度ビットによって選択される単精度または倍精度オペランドに対する完全な浮動小数点演算
• IEEE 754形式の前身である単精度浮動小数点データ形式: 符号ビット、8 ビット指数、隠しビット 24 を含む 23 ビット仮数

CISまたはCIS11として知られる商用命令セットは、COBOLとDIBOLで使用される文字列と2進化10進数（BCD）命令を追加します。これは、11/23/24ではオプションのマイクロコードによって実装され、11/44と11/74の1つのバージョンではアドインモジュールによって実装されました。^[6]

文字列は、汎用レジスタの 2 つに格納される 2 つの 16 ビット整数、またはメモリ内の後続の場所に 2 つの 16 ビット値として表されます。1 つは "n" で、これは最大 64 kB の長さで、もう 1 つは "A" で、これはメモリ内の文字データの先頭へのポインタです。n/A ペアは、文字列の位置と長さを示します。基本的な操作は MOVEC、MOVTC、および MOVRC で、これらはメモリ内の文字データを 1 つの n/A ペアで示される位置から 2 番目の n/A の位置に移動します。これらは両方ともレジスタ内です。MOVECI、MOVTCI、および MOVRCI も同様の操作を行いますが、n/A ペアで示される位置はレジスタではなくメモリ内です。すべての移動命令において、ソースが宛先より短い場合は宛先がパディングされ、ソースが長い場合は切り捨てられます。いずれの場合も、プロセッサ ステータス フラグを使用してこれを示します。^[6]

MOVEC/MOVECI は、データをある場所から別の場所にコピーするだけです。MOVRC/MOVRCI は、元の文字列を宛先に反転します。MOVTC/MOVTCI は、3 番目の n/A ペアに保持されている 256 バイトのルックアップ テーブルを使用して、コピー中に文字を変換します。A はテーブルの先頭を指し、n の下位 8 ビットは、ソース文字列が短い場合に宛先文字列を埋めるために使用される値です。変換では、ソース文字列の文字値をインデックス番号として使用し、そのインデックスにある変換テーブルの値を宛先文字列にコピーします。これは、マップされた EBCDIC コードに対応する ASCII 文字コードをテーブルに配置することで、EBCDICからASCIIへの変換に使用できます。文字「E」はASCIIでは69番目の文字、EBCDICでは197番目の文字なので、EBCDICをASCIIに変換するには、197番目の位置に69がある256バイトのテーブルを作成します。MOVTCが呼び出され、元の文字列に197が見つかると、新しい文字列に97が出力され、変換が実行されます。^[6]

文字列の比較は CMPC によって処理され、2 つの文字列の比較結果に基づいてプロセッサ条件コードが設定されます。LOCC は文字列内の文字の最初の出現を検索し、SKPC は一致しない最初の文字を検索します。これは、たとえば、文字列の先頭の空白をトリミングするために使用されます。SCANC と SPANC は LOCC と SKPC に似ていますが、マスクされた文字セット内の任意の文字と一致します。これは、たとえば、VT、LF、CR などの改行文字の次の出現を検索する場合に使用できます。文字セットは、サブセットに分割された 256 バイトのテーブルです。^[a]これらは変換テーブルに似ており、最初のワードの下位 8 ビットがマスクを形成し、2 番目のワードがテーブルの先頭を指します。マスクは、比較中に最大 8 つのサブセットのどれが文字セットの一部になるかを選択します。このシステムを使用すると、大文字、小文字、数字などの文字セットを定義し、マスクを介して簡単に結合することができます。たとえば、大文字と小文字のサブセットを選択して完全な文字セットを生成します。^[6]

CIS には、BCD 数値を操作するためのデータ タイプと命令のセットも含まれています。このデータも 2 つの 16 ビット レジスタまたはメモリ位置で表され、2 番目の数値は文字列の場合と同じ A です。最初のワードには、データの文字列表現を記述する 4 つのフィールドが含まれます。これには、パックされた数字とパックされていない数字、符号の処理、および 0 から 16 バイトの文字列の長さが含まれます。DEC では、1 バイトあたり 1 桁のパックされていないデータを「数値文字列」と呼んでいました。1 バイトあたり 2 桁の BCD 数字のパックされたデータを使用すると、16 バイトの文字列に最大 32 桁の BCD 数値が保持されます。命令には、パックされたデータとパックされていないデータ用の ADDP/ADDN、SUBP/SUBN、ASHP/ASHN (算術シフト)、CMPP/CMPN (比較) が含まれます。パックされたデータにのみ使用できるのは、MULP と DIVP です。 CISには、BCD数値をパック形式とアンパック形式の間で変換したり、バイナリ値との間で変換したりするための6つの命令セット（CVT）も含まれています。^[6]

最後の命令セットは、2つまたは3つの2ワード文字列記述子を内部レジスタにロードするためのもので、複数のMOVを必要としません。^[6]

PSW はメモリ アドレス 177 776 にマップされるため、他のデータと同様に処理できます。最も初期の PDP-11 を除くすべての PDP-11 に搭載されている命令により、プログラムはレジスタに直接アクセスできます。

• SPL（優先レベル設定）
• MTPS (プロセッサステータスに移動)
• MFPS (プロセッサ ステータスから移動)

複数の命令空間とデータ空間を提供する PDP-11 では、非直交 Move 命令のセットによって他の空間にアクセスできます。たとえば、ランタイム サービス呼び出しを処理するオペレーティング システム内のルーチンは、これらの命令を使用して呼び出し元と情報を交換します。

• MTPD (前のデータ空間へ移動)
• MTPI (前の命令空間への移動)
• MFPD (前のデータ空間からの移動)
• MFPI (前の命令空間からの移動)

次の PDP-11アセンブリTOUPPERソース コードは、ヌルで終了するASCIIZ文字列を大文字に 変換するサブルーチンのものです。

次の PDP-11アセンブリソース コードは、PDP-11 のアドレス指定モードを使用して、汎用レジスタをまったく使用せずに同じルーチンを記述する方法を示しています。

PDP-11 プロセッサの速度は、モデル、メモリ構成、オペコード、およびアドレッシング モードによって異なります。命令のタイミングには、命令自体のフェッチ/実行と、ソースおよびデスティネーションのアクセス時間という最大 3 つの要素があります。最後の 2 つの要素は、アドレッシング モードによって異なります。たとえば、PDP-11/70 (1975 年頃) では、ADD  x (R m ), y (R n ) という形式の命令のフェッチ/実行時間は 1.35マイクロ秒で、ソースおよびデスティネーションの時間はそれぞれ 0.6 マイクロ秒で、合計命令時間は 2.55 マイクロ秒でした。アドレス指定されたメモリがキャッシュにない場合は、1.02 マイクロ秒が追加されます。レジスタ間の ADD R m ,R n は、キャッシュから 0.3 マイクロ秒で実行できます。浮動小数点は、CPU と浮動小数点プロセッサの間に重複があるためさらに複雑ですが、一般に、浮動小数点は非常に低速です。単精度浮動小数点加算命令は2.4～5.5マイクロ秒の範囲で、これにオペランドのフェッチ時間を加えたものになります。^[7]

PDP-11 は、プロセッサ ステータス ワード (PSW)の 3 ビットで指定される 0 ～ 7 の優先レベルで動作し、ハイエンド モデルは、PSW の 2 ビットに応じて、カーネル (特権)、ユーザー (アプリケーション)、場合によってはスーパーバイザのモードで動作できます。

割り込みを要求するには、バス デバイスは、プロセッサが応答するまで、4 つの共通バス ライン BR4 から BR7 のいずれかをアサートします。数字が大きいほど緊急性が高く、プロセッサが迅速に応答しないと、データが失われたり、目的のセクターが読み取り/書き込みヘッドと接触しなくなる可能性があります。プリンタの別の文字の準備は、無期限に準備完了状態を維持できるため、最も優先度が低くなります (BR4)。プロセッサがレベル 5 で動作している場合は、BR6 と BR7 の順になります。プロセッサが 3 以下で動作している場合は、割り込みを許可しますが、7 の場合は、割り込みを許可しません。許可されないバス要求は失われるのではなく、単に延期されるだけです。サービスを必要とするデバイスは、バス要求をアサートし続けます。

割り込みがプロセッサの優先レベルを超えると、プロセッサは対応するバス許可 (BG4 から BG7) をアサートします。バス許可ラインは共通ラインではなく、デイジー チェーンです。各ゲートの入力は、チェーン内の前のゲートの出力です。ゲートは各バス デバイス上にあり、物理的にプロセッサに近いデバイスはデイジー チェーンの先頭にあります。デバイスが要求を行った場合、バス許可入力を感知すると、デバイスはバスを制御していると判断し、バス上の次のデバイスに許可信号を渡しません。デバイスが要求を行っていない場合は、バス許可入力をバス許可出力に伝達し、次に最も近いデバイスに応答の機会を与えます (デバイスがプロセッサ ボードの隣接スロットを占有しない場合は、空きスロットに挿入された「許可継続カード」がバス許可ラインを伝達します)。

バスの制御権を得ると、デバイスはバス要求を破棄し、2 ワード ベクターのメモリ アドレスをバス上に配置します。プロセッサはプログラム カウンタ (PC)と PSW を保存し、カーネル モードに入り、指定されたベクターから新しい値をロードします。BR6 のデバイスの場合、そのベクターの新しい PSW は通常、新しいプロセッサ優先度として 6 を指定するため、プロセッサはサービス ルーチン中に緊急度の高い要求 (BR7) を受け入れますが、優先度が同じかそれ以下の要求は延期します。新しい PC を使用すると、プロセッサは割り込み元のデバイスのサービス ルーチンにジャンプします。そのルーチンはデバイスを操作し、少なくとも割り込みの原因となった条件を削除します。ルーチンは RTI (割り込みからの復帰) 命令で終了し、プロセッサが割り込みを許可する直前の PC と PSW を復元します。

バス要求が誤って行われ、バス許可に応答するデバイスがない場合、プロセッサはタイムアウトし、ハードウェアの不良を示唆するトラップを実行します。

MACRO-11は、PDP-11 用のアセンブリ言語です。これは、マクロ機能のない PDP-11 アセンブリ言語の以前のバージョンであるPAL-11 (プログラム アセンブラ ローダー) の後継です。MACRO-11 は、すべての DEC PDP-11 オペレーティング システムでサポートされています。PDP-11 Unixシステムには、構造的には MACRO-11 に似ていますが、構文が異なり、機能が少ないアセンブラ (「as」と呼ばれる) も含まれています。

• WD16、PDP-11 ISAの拡張

• Eckhouse, jr., Richard H.; Morris, L. Robert (1979)。マイクロコンピュータ システムの構成、プログラミング、およびアプリケーション (PDP-11)。ニュージャージー州エングルウッド クリフス: Prentice- Hall。ISBN 0-13-583914-9。
• Michael Singer、PDP-11。アセンブラ言語プログラミングとマシン編成、John Wiley & Sons、NY：1980。
• pdp11 プロセッサ ハンドブック - pdp11/05/10/35/40 (PDF)。Digital Equipment Corporation。1973 年。
• pdp11 プロセッサ ハンドブック - pdp11/04/34a/44/60/70 (PDF)。Digital Equipment Corporation。1979 年。

• PDP-11 プロセッサ ハンドブック(Gordon Bell の 1969 年版、bitsavers の 1979 年版)
• 16ビットミニコンピュータPDP-11シリーズの保存
• ゴードン・ベルとビル・ストレッカーの1975年の論文「PDP-11から学んだこと」
• Ersatz-11、PDP-11 エミュレータ
• Gordon Bell のサイトにあるその他の論文とリンク。
• ファズボール