メモリ帯域幅

メモリ帯域幅とは、プロセッサが半導体メモリからデータを読み取ったり、半導体メモリにデータを保存したりできる速度です。メモリ帯域幅は通常、バイト/秒の単位で表されますが、一般的に使用される 8 ビット バイトの倍数ではない自然なデータ サイズを持つシステムでは、この単位は異なる場合があります。

特定のメモリまたはシステムに対して宣伝されているメモリ帯域幅は、通常、理論上の最大帯域幅です。実際には、観測されるメモリ帯域幅は宣伝されている帯域幅よりも小さくなります (また、超えることはありません)。さまざまなアクセス パターンを使用して持続メモリ帯域幅を測定するためのさまざまなコンピュータ ベンチマークが存在します。これらは、さまざまなクラスの実際のアプリケーションでシステムが持続する必要があるメモリ帯域幅についての洞察を提供することを目的としています。

転送されるデータの量を「バイト/秒」の分子で定義するための 3 つの異なる規則があります。

1. bcopy規則: 単位時間あたりにメモリ内のある場所から別の場所にコピーされたデータの量をカウントします。たとえば、1 秒間にメモリ内のある場所から別の場所に 100 万バイトをコピーすると、1 秒あたり 100 万バイトとしてカウントされます。bcopy 規則は自己一貫性がありますが、3 回の読み取りと 1 回の書き込みなど、より複雑なアクセス パターンのケースをカバーするように拡張するのは容易ではありません。
2. ストリーム規則: アプリケーション コードが明示的に読み取るデータ量と、アプリケーション コードが明示的に書き込むデータ量を合計します。^[1] 前述の 100 万バイトのコピーの例を使用すると、STREAM 帯域幅は、1 秒間に読み取られる 100 万バイトと書き込まれる 100 万バイトとしてカウントされ、合計で 1 秒あたり 200 万バイトになります。STREAM 規則はユーザー コードに最も直接的に結びついていますが、ハードウェアが実際に実行する必要があるすべてのデータ トラフィックをカウントするとは限りません。
3. ハードウェア規約: データ移動がユーザー コードによって明示的に要求されたかどうかに関係なく、ハードウェアによって読み取られた、または書き込まれた実際のデータ量をカウントします。同じ 100 万バイトのコピーの例を使用すると、書き込み割り当てキャッシュ ポリシーを持つコンピュータ システムのハードウェア帯域幅には、ハードウェアがストアを実行する前にターゲット配列をメモリからキャッシュに読み込むため、追加の 100 万バイトのトラフィックが含まれます。これにより、ハードウェアによって実際に転送されるデータは 1 秒あたり合計 300 万バイトになります。ハードウェア規約はハードウェアに最も直接的に結びついていますが、ユーザー コードを実装するために必要なデータ トラフィックの最小量を表すとは限りません。

たとえば、一部のコンピュータ システムには、特別な命令を使用して書き込み割り当てトラフィックを回避する機能があり、実行されるデータ トラフィックの量の違いに基づいて帯域幅を比較すると、誤解を招く可能性があります。

命名法はメモリ テクノロジによって異なりますが、一般的なDDR SDRAM、DDR2 SDRAM、およびDDR3 SDRAMメモリの場合、合計帯域幅は次の積になります。

• ベースDRAMクロック周波数
• クロックあたりのデータ転送数: 「ダブル データ レート」(DDR、DDR2、DDR3、DDR4) メモリの場合は 2 回。
• メモリ バス (インターフェイス) 幅: 各 DDR、DDR2、または DDR3 メモリ インターフェイスの幅は 64 ビットです。これらの 64 ビットは、「ライン」と呼ばれることもあります。
• インターフェイスの数: 最近のパーソナル コンピュータでは、通常、有効な 128 ビット バス幅を実現するために2 つのメモリ インターフェイス (デュアル チャネルモード) が使用されます。

たとえば、デュアル チャネル メモリと、チャネルごとに 1 つの DDR2-800 モジュールを搭載し、400 MHz で動作するコンピュータの場合、理論上の最大メモリ帯域幅は次のようになります。

400,000,000クロック/秒 × 2ライン/クロック × 64ビット/ライン × 2インターフェース =

102,400,000,000 (1024億) ビット/秒 (バイトでは 12,800 MB/秒または 12.8 GB/秒)

この理論上の最大メモリ帯域幅は「バースト レート」と呼ばれますが、持続可能ではない可能性があります。

DDR、DDR2、および DDR3 モジュールの命名規則では、最大速度 (例: DDR2-800) または最大帯域幅 (例: PC2-6400) のいずれかが指定されます。速度定格 (800) は最大クロック速度ではなく、その 2 倍です (データ レートが 2 倍になるため)。指定された帯域幅 (6400) は、64 ビット幅を使用して 1 秒あたりに転送される最大メガバイト数です。デュアル チャネル モード構成では、これは実質的に 128 ビット幅です。したがって、この例のメモリ構成は、デュアル チャネル モードで実行される 2 つの DDR2-800 モジュールとして簡略化できます。

モジュールあたり 2 つのメモリ インターフェイスは、PC システム メモリの一般的な構成ですが、旧式、ローエンド、または低電力デバイスでは、シングル チャネル構成が一般的です。一部のパーソナル コンピュータと最新のグラフィックス カードのほとんどは、2 つ以上のメモリ インターフェイスを使用します (たとえば、Intel の LGA 2011プラットフォームと NVIDIA GeForce GTX 980 では 4 つ)。多数のインターフェイスを並列に実行する高性能グラフィックス カードは、非常に高い合計メモリ バス幅を実現できます (たとえば、6 つの 64 ビット インターフェイスを使用する NVIDIA GeForce GTX TITAN では 384 ビット、8 つの 64 ビット インターフェイスを使用する AMD Radeon R9 290X では 512 ビット)。

エラー訂正メモリ(ECC)を備えたシステムでは、インターフェイスの追加幅 (通常は 64 ビットではなく 72 ビット) は帯域幅仕様にカウントされません。これは、追加ビットがユーザー データの保存に使用できないためです。ECC ビットは、メモリ ハードウェアに保存される情報ではなく、メモリ ハードウェアの一部と考える方が適切です。

• CAS レイテンシ
• ダイナミックランダムアクセスメモリ
• デバイス帯域幅のリスト
• メモリ遅延
• メモリタイミング
• ランダムアクセスメモリ

• ACM/IEEE HiPC 2010 における BSS ランダム アクセス ベンチマークのパフォーマンス評価とマルチコアでの高生産性ランダム メモリ アクセスの最適化

• STREAMベンチマーク