リブレSOC

リブレSOC
	128ピンMQFPのLibreSOCプロトタイプ
一般情報
発売	2019-08-29
デザイン：	ルーク・レイトン、Libre-SOC チーム
共通メーカー	TSMC;
アーキテクチャと分類
応用	ソフトコア
テクノロジーノード	180 nm
命令セット	パワーISA3.0; ppc64le ; ppc64be
物理的仕様
コア	1;

Libre-SOCは、もともとLuke Leighton氏と他の貢献者によって書かれ、OpenPOWER Summit NA 2020で発表された自由ソフトプロセッサコアです。 ^[2]Power ISA 3.0 命令セットに準拠しており、フィールドプログラマブルゲートアレイボード上で実行でき、現在はMicroPythonやその他のベアメタルアプリケーションを起動しています。

Libre-SOCの目的は、完全に自由でオープンな設計を維持しながら、シングルボードコンピュータ、ネットブック、IoTデバイス、その他の小型フォームファクタに適した、 Power ISAの一部として3Dおよびビデオ機能を組み込んだシステムオンチップ（SoC）となることです。^[3]

歴史

Libre-SOCは、ルーク・レイトンがチップ上で完全に自由でリブレなシステムを提供したいと考えたことから始まりました。彼は当初RISC-Vベースを選択しましたが、後にOpenPOWERの方がプロジェクトに適していると思われたため、OpenPOWERに切り替えました。 ^[4]^{[5]これは、}OpenPOWER ISA 3.0を使用してゼロから書かれた2番目のプロセッサであり、 IBMから完全に独立した最初のリブレコアです。

このプロジェクトは主にNLnet助成金によって資金提供されています。^[6]^[7]

「ソフトコア」として開発中のLibre-SOCは、2021年にTSMCの「オープンMPWシャトルプログラム」によってImecを通じて180nmで製造される予定である^。[8]完成したASICは2021年7月にImecに送られた。^[9]

デザイン

Libre-SOC は、Power ISA 3.0 命令セットのサブセットを実装した64 ビットのバイエンディアンスカラープロセッサコアです。32 個の 64 ビット汎用レジスタを備えています。メモリインターフェイスには Wishbone を使用します。

Libre-SOCコアは、歴史的なCDC 6600マイクロアーキテクチャの精密拡張バージョンをベースにしたハイブリッド設計となり、^{[10]従来の}汎用、ベクター、グラフィックスコンピューティングを単一の実行ユニットに統合することで、チップ全体の複雑さとサイズを削減し、3Dドライバ開発を簡素化します。^{[11]これにより、OpenPOWER}命令セットアーキテクチャに「Simple-V」と呼ばれる小さな追加機能を追加する必要があります。 ^[12]^{[13]現在ドラフト中のSVP64}^[14] は、最新の3Dおよびビデオワークロードに対応するために、CRフィールドを含むOpenPOWERレジスタファイルを128に拡張し、Libre-SOCを実質的にベクタープロセッサにします。

Microwattと同様に、初期開発は約3か月で完了し、命令セットの整数処理機能全体が含まれていました。これは、メモリ管理ユニットや浮動小数点ユニットなしで準拠するために必要な最小限の機能でした。Libre-SOCの急速な開発は、Microwattと同様に、何千ものユニットテスト^{[15]を含む}ソフトウェアエンジニアリング手法の大幅な使用と、Microwattソースコードのリファレンスデザインとしての使用によるものです。

Libre-SOCは、 Pythonベースのハードウェア記述言語（HDL）であるnMigenを使用して設計されているという点で珍しい。また、「libre」に関連する完全な透明性を維持するために、 ASICレイアウト^[16]は、ソルボンヌ大学のパリ第6情報処理研究所によって開発および保守されているVLSIツールチェーンであるcoriolis2を使用して実行される。

ハードウェア実装

Libre-SOC はリブレソフトウェアプロジェクトと同様に開発されていますが、最終的な目標は、実際の開発を反映した「ソフト」な合成バージョンではなく、実際の「ハード」なハードウェア製品を作成することです。

Libre-SOCの最初のハードバージョンは、TSMCの180nmノードで製造されています。チップは130,000個のロジックゲートで構成され、サイズは5.5×5.9mm ^2で、 128ピンQFPパッケージに収められます。^[9]

参照

参考文献

^ Williams, Chris (2019-08-29). 「ロイヤリティフリーのソフトコア OpenPOWER プロセッサコアブループリントをここで入手してください。さらに、さらに – すべてお読みください」。The Register。
^ OpenPOWER Summit NA 2020: LibreSOCイニシアチブ: ハイブリッドCPU/VPU/GPU
^ Libre-SOC は、100% オープンソースのハイブリッド CPU/GPU を目指して努力を続けています
^ Libre RISC-V Vulkan アクセラレータは 720p で 25 FPS、5～6 GFLOP を目標とします
^ LibreSOC は OpenPOWER をベースにしたオープンソースのハイブリッド CPU/GPU の開発に引き続き取り組んでいます
^ Libre-RISCV SoC
^ NLNet 助成金が承認され、Power ISA が検討中
^ Libre-SOC 180nm ASIC計画
^ ab 「Libre-SOC 180nm Power ISA ASIC、製造のためImecに提出」。openpowerfoundation.org。2021年7月8日時点のオリジナルよりアーカイブ。2023年7月26日閲覧。
^ 6600 スコアボードアーキテクチャ
^ XDC2020 Libre-SOC トーク
^ OpenPOWER ISA 向け Simple-V ベクトル化
^ LibreSOC プロジェクト: Simple-V ベクトル化。OpenPOWER 上に新しいベクトルシステムを開発することにした理由
^ SVP64 ドラフト仕様
^ OpenPOWER ISAユニットテスト
^ GDS-IIレイアウト用のLibre-SOC gitリポジトリ

外部リンク

Libre-SOCの公式ページ
Libre-SOC ソースコード
OpenPOWER POWER ISA の Libre/Open 実装のリスト
Libre-SOCに関する記事

[theregister2019-1] Williams, Chris (2019-08-29). 「ロイヤリティフリーのソフトコア OpenPOWER プロセッサコアブループリントをここで入手してください。さらに、さらに – すべてお読みください」。The Register。

[yt-openpowersummit-20-2] OpenPOWER Summit NA 2020: LibreSOCイニシアチブ: ハイブリッドCPU/VPU/GPU

[3] Libre-SOC は、100% オープンソースのハイブリッド CPU/GPU を目指して努力を続けています

[4] Libre RISC-V Vulkan アクセラレータは 720p で 25 FPS、5～6 GFLOP を目標とします

[5] LibreSOC は OpenPOWER をベースにしたオープンソースのハイブリッド CPU/GPU の開発に引き続き取り組んでいます

[6] Libre-RISCV SoC

[7] NLNet 助成金が承認され、Power ISA が検討中

[8] Libre-SOC 180nm ASIC計画

[submitted-9] 「Libre-SOC 180nm Power ISA ASIC、製造のためImecに提出」。openpowerfoundation.org。2021年7月8日時点のオリジナルよりアーカイブ。2023年7月26日閲覧。

[10] 6600 スコアボードアーキテクチャ

[11] XDC2020 Libre-SOC トーク

[12] OpenPOWER ISA 向け Simple-V ベクトル化

[13] LibreSOC プロジェクト: Simple-V ベクトル化。OpenPOWER 上に新しいベクトルシステムを開発することにした理由

[14] SVP64 ドラフト仕様

[15] OpenPOWER ISAユニットテスト

[16] GDS-IIレイアウト用のLibre-SOC gitリポジトリ