↑ JoCavanagh (2017年12月21日). Digital Design and Verilog HDL Fundamentals . CRC Press. pp. 3–. ISBN978-1-351-83456-8。
↑ Dimitrios Soudris; Peter Pirsch; Erich Barke (2003年6月29日).集積回路設計:電力とタイミングのモデリング、最適化、シミュレーション:第10回国際ワークショップ、PATMOS 2000、ドイツ、ゲッティンゲン、2000年9月13~15日 議事録. Springer. pp. 274–. ISBN978-3-540-45373-4。
↑ Singh Ajay Kumar (2010年6月30日). Digital VLSI Design . PHI Learning Pvt. Ltd. pp. 138–. ISBN978-81-203-4187-6。
↑ Ng Kang Siong (1996). "ファンインツリー解析:新しい故障分離ツール". ICSE '96. 1996 IEEE International Conference on Semiconductor Electronics. Proceedings . IEEE. pp. 32–34 . doi : 10.1109/smelec.1996.616446 . ISBN0-7803-3388-8ファンインツリーとは、特定のノードに関する連続するファンイン信号の集合です。