12月 J-11

J -11は、 Digital Equipment CorporationとIntersilが共同開発したPDP-11命令セットアーキテクチャ(ISA)を実装したマイクロプロセッサチップセットです。PDP -11/70の性能と機能を少数のチップに統合するように設計されたハイエンドチップセットです。PDP -11/73、PDP-11/83、Professional 380で使用されました。

これは、データパスチップ^[1]と制御チップ^[2]で構成され、単一のセラミックハイブリッド デュアルインラインパッケージ(DIP) に搭載されたセラミックリードレスパッケージに収められています。制御チップには、制御シーケンサーとマイクロコード ROM が組み込まれています。^[2]オプションで、独立した浮動小数点アクセラレータ (FPA) チップを使用することもできます。これは標準の DIP にパッケージ化されています。データパスチップと制御チップは、Intersil 社によって CMOS プロセスで製造され、FPA は Digital 社によって「ZMOS」NMOS プロセスで製造されました。

当初の設計では、商用命令セット (CIS) などの追加命令の実装を可能にするために複数の制御チップをサポートすることを目的としていましたが、そのような制御チップは提供されませんでした。

J-11のクローン機はソ連でKN1831VM1 （ロシア語： КН1831ВМ1 ）という名称で製造された。^[3]

• 
  J-11 マイクロプロセッサ ハイブリッドの上面。左側が DC335 制御チップ、右側が DC334 データ パス チップ。大きさを示すために米国の 10 セント硬貨を使用。
• 
  J-11 マイクロプロセッサ ハイブリッドの底面。2 つの追加制御チップ用の未使用の取り付け位置を示しています。
• 
  DEC Professional 380 のマザーボード上の J-11。
• 
  KN1831VM1: J-11 のソビエトクローン。
• 
  DC335 制御チップのダイ ショット。
• 
  DC334 データパス チップのダイ ショット。
• 
  DC321 FPA チップのダイ ショット。