CDCサイバー

CDC Cyber​​シリーズのメインフレームクラスのスーパーコンピュータは、1970年代から1980年代にかけてのControl Data Corporation (CDC)の主力製品でした。当時、これらは科学計算や数学計算に最適なコンピュータアーキテクチャでした。流体の流れのモデリング、材料科学の応力解析、電気化学加工解析、^[1]確率解析、^[2]エネルギーおよび学術計算、^[3]放射線遮蔽モデリング、^[4]およびその他のアプリケーションに使用されました。このラインナップには、Cyber​​ 18およびCyber​​ 1000ミニコンピュータも含まれていました。前身のCDC 6600と同様に、これらは1の補数バイナリ表現を 使用するという点で珍しいものでした。

Cyber​​ シリーズには、次の 5 つの異なるコンピュータ シリーズが含まれていました。

• 70シリーズと170シリーズは、それぞれCDC 6600とCDC 7600 スーパーコンピュータのアーキテクチャに基づいています。
• 1970年代に発売されたCDC STAR-100をベースにした200シリーズ。
• カナダのチームが開発した180シリーズは、1980年代に発売されました（200シリーズの後）。
• サイバープラスまたはアドバンストフレキシブルプロセッサ（AFP）
• CDC 1700をベースにしたCyber​​ 18ミニコンピュータ

サイバー マシンの一部は、従来のスーパーコンピュータのタスクではなく、主に大規模なオフィス アプリケーションを対象としていましたが、従来の CDC の役割でパフォーマンスを向上させるための基本的なベクトル命令も含まれていました。

Cyber​​ 70 および 170 アーキテクチャは、以前のCDC 6600およびCDC 7600シリーズの後継であり、したがって以前のアーキテクチャの特徴のほとんどすべてを共有しています。Cyber​​-70 シリーズは、以前のシステムからのマイナー アップグレードです。Cyber​​-73 は、CDC 6400 とほぼ同じハードウェアでしたが、比較移動ユニット (CMU) が追加されました。CMU 命令により、ワード アラインされていない 6 ビット文字データの比較と移動が高速化されました。Cyber​​-73 は、1 個または 2 個の CPU で構成できました。デュアル CPU バージョンは、CDC 6500 に代わるものです。CDC 6200 の場合と同様に、CDC は Cyber​​-72 も提供しました。Cyber​​-72 は Cyber​​-73 と同一のハードウェアでしたが、各命令に追加のクロック サイクルを追加して速度を落としました。これにより、CDC は新しいハードウェアを開発することなく、より低価格でパフォーマンスの低いバージョンを提供できました。デュアル CPU で提供することもできました。サイバー74はCDC 6600のアップデート版でした。^{[5]サイバー76は本質的には}CDC 7600の 名前を変更したものです。サイバー74にもサイバー76にもCMU命令はありませんでした。

Cyber​​-170シリーズは、CDCが個別の電子部品とコアメモリから集積回路と半導体メモリに移行したことを示しています。172、173、174は集積回路と半導体メモリを使用し、175は高速の個別のトランジスタを使用しています。^[6] Cyber​​-170/700シリーズは、1970年代後半にCyber​​-170ラインをリフレッシュしたものです。

中央プロセッサ(CPU) と中央メモリ (CM) は、60 ビットワード単位で動作しました。CDC 用語では、「バイト」という用語は 12 ビット エンティティ (周辺プロセッサで使用されるワード サイズと一致します) を指します。文字は 6 ビット、操作コードは 6 ビット、中央メモリ アドレスは 18 ビットでした。中央プロセッサ命令は 15 ビットまたは 30 ビットでした。Cyber​​ 170 シリーズに固有の 18 ビット アドレス指定により、このシリーズの半導体メモリであるメイン メモリのワード数は 262,144 (256K) に制限されました。中央プロセッサには I/O 命令がなく、I/O は周辺プロセッサ (PP) ユニットに依存しています。

Cyber​​ 170 シリーズ システムは、25 MHz または 40 MHz で動作する 1 個または 2 個のCPUで構成され、10、14、17、または 20 個の周辺プロセッサ (PP) と、高速 I/ O用の最大 24 個の高性能チャネルを備えています。CPU のメモリ参照時間が比較的遅いため (モデルによっては、メモリ参照命令が浮動小数点除算よりも遅い)、ハイエンド CPU (Cyber​​-74、Cyber​​-76、Cyber​​-175、Cyber​​-176 など) には、命令キャッシュとして使用される 8 ワードまたは 12 ワードの高速メモリが搭載されています。キャッシュに収まるループ (通常、インスタックと呼ばれます) は、命令フェッチのためにメイン メモリを参照することなく、非常に高速に実行されます。ローエンド モデルには命令スタックが含まれていません。ただし、最大 4 つの命令が各 60 ビット ワードにパックされているため、ある程度のプリフェッチが設計上当然のこととなっています。

以前のシステムと同様に、Cyber​​ 170 シリーズには 8 つの 18 ビット アドレスレジスタ(A0 ～ A7)、8 つの 18 ビット インデックス レジスタ (B0 ～ B7)、および 8 つの 60 ビット オペランド レジスタ (X0 ～ X7) があります。7 つの A レジスタは、対応する X レジスタに結び付けられています。A1 ～ A5 を設定すると、そのアドレスが読み取られ、対応する X1 ～ X5 レジスタにフェッチされます。同様に、レジスタ A6 または A7 を設定すると、対応する X6 または X7 レジスタが、A レジスタに書き込まれたアドレスの中央メモリに書き込まれます。A0 は実質的にスクラッチ レジスタです。

ハイエンド CPU は、複数の機能ユニット(シフト、増分、浮動小数点加算など) で構成されており、ある程度の命令の並列実行が可能でした。この並列処理により、アセンブリ プログラマーは、データが必要になる前に中央メモリからデータをプリフェッチすることで、システムの遅いメモリ フェッチ時間の影響を最小限に抑えることができます。メモリ フェッチ命令とフェッチされたオペランドを操作する命令の間に独立した命令をインターリーブすることで、メモリ フェッチに要する時間を他の計算に使用できます。この手法と、命令スタック内に収まるタイトなループの手作業を組み合わせることで、熟練した Cyber​​ アセンブリ プログラマーは、ハードウェアのパワーを最大限に活用する非常に効率的なコードを作成できます。

周辺プロセッサ サブシステムは、バレルとスロットと呼ばれる手法を使用して実行ユニットを共有します。各 PP には独自のメモリとレジスタがありますが、プロセッサ (スロット) 自体は各 PP (バレル) から 1 つの命令を順番に実行します。これは、ハードウェアマルチプログラミングの粗雑な形式です。周辺プロセッサには、4096 バイトの 12 ビット メモリ ワードと 18 ビットのアキュムレータ レジスタがあります。各 PP は、PP 独自のメモリに加えて、すべてのI/Oチャネルとシステムの中央メモリ (CM) のすべてにアクセスできます。PP 命令セットには、たとえば、広範な算術機能がなく、ユーザー コードを実行しません。周辺プロセッサ サブシステムの目的は、I/O を処理して、より強力な中央プロセッサ ユニットを解放し、ユーザーの計算を実行できるようにすることです。

下位の Cyber​​ CPU の特徴は、Compare Move Unit (CMU) です。これは、テキスト処理アプリケーションを支援するための 4 つの追加命令を提供します。他の 15 ビットおよび 30 ビット命令とは異なり、これらは 60 ビット命令です (3 つは実際に 60 ビットすべてを使用し、もう 1 つは 30 ビットを使用しますが、そのアラインメントには 60 ビットを使用する必要があります)。命令は、短い文字列の移動、長い文字列の移動、文字列の比較、および照合文字列の比較です。これらは、中央メモリの 6 ビット フィールド (1 から 10 の番号が付けられている) に対して動作します。たとえば、1 つの命令で「ワード 1000 の文字 3 から始まる 72 文字の文字列を位置 2000 の文字 9 に移動する」と指定できます。CMU ハードウェアは、ハイエンドの Cyber​​ CPU には含まれていません。これは、手動でコーディングしたループが CMU 命令と同じかそれよりも高速に実行できるためです。

後期のシステムでは、通常、CDC のNOS (ネットワーク オペレーティング システム) が実行されます。NOS バージョン 1 は、1981 年頃まで更新され続けました。NOS バージョン 2 は 1982 年初頭にリリースされ、最終バージョン 2.8.7 PSR 871 は 1997 年 12 月に提供されました。このバージョンでは、DtCyber​​ をサポートするために、引き続きマイナーな非公式のバグ修正、Y2K 緩和策などが行われました。NOS の他に、170 シリーズで一般的に使用されていたオペレーティング システムは、CDC の Sunnyvale 部門の製品であるNOS/BEまたはその前身であるSCOPEだけでした。これらのオペレーティング システムは、バッチ アプリケーションと対話型アプリケーションのタイム シェアリングを提供します。NOS の前身はKronosで、1975 年頃まで一般的に使用されていました。開発されたアプリケーションは特定のインストールの文字セットに大きく依存していたため、多くのインストールでは、アプリケーションを変換するのではなく、古いオペレーティング システムを実行することを選択しました。その他のインストールでは、アプリケーションの互換性を維持するために、古い文字セットを使用するようにオペレーティング システムの新しいバージョンにパッチを適用します。

Cyber​​ 180 の開発は、1973 年にカリフォルニア州エスコンディードで開始された CDC/NCR の共同開発ベンチャーである Advanced Systems Laboratory で始まりました。このマシン ファミリは当初 Integrated Product Line (IPL) と呼ばれ、NCR 6150 および CDC Cyber​​ 70 製品ラインの仮想メモリの代替となることを目指していました。IPL システムは、開発文書では Cyber​​ 80 とも呼ばれていました。このプロジェクトでは、すべての言語とオペレーティング システム (IPLOS) を SWL で記述することを意図して、高水準のPascal風言語である Software Writer's Language (SWL) が開発されました。SWL は後に PASCAL-X に改名され、最終的にはCybilになりました。この共同事業は 1976 年に中止され、CDC はシステム開発を継続し、Cyber​​ 80 を Cyber​​ 180 に改名しました。

コンピューティングの世界が 8 ビットバイトサイズに標準化されるにつれて、CDC の顧客は Cyber​​ マシンにも同じことを要求し始めました。その結果、60 ビット モードと 64 ビット モードの両方で動作できる新しい一連のシステムが生まれました。64ビットオペレーティング システムはNOS/VEと呼ばれ、ハードウェアの仮想メモリ機能をサポートしました。古い 60 ビット オペレーティング システムであるNOSとNOS/BE は、古いシステムとの互換性のために特別なアドレス空間で実行できました。

真の 180 モード マシンは、両方の命令セットを同時にサポートできるマイクロコード プロセッサです。そのハードウェアは、以前の 6000/70/170 マシンとはまったく異なります。小さな 170 モード交換パッケージは、はるかに大きな 180 モード交換パッケージにマッピングされました。180 モード交換パッケージには、8/16/64 ビットの 2 の補数の 180 命令セットを実行するか、12/60 ビットの 1 の補数の 170 命令セットを実行するかを決定する仮想マシン識別子 (VMID) があります。

初期のラインナップには、P1、P2、P3というコードネームの3つの真の180がありました。P2とP3は、より大型の水冷設計でした。P2は、後に小型のP1を設計した同じチームによって、オンタリオ州ミシサガで設計され、P3はミネソタ州アーデンヒルズで設計されました。P1は、ミシサガのグループによって設計された、斬新な空冷式の60ボードキャビネットでした。P1は、60Hzの電流で動作しました（モーター発電機セットは不要）。4番目のハイエンド180モデル990（コードネームTHETA）もアーデンヒルズで開発中でした。

180 は当初、内部の新しい 8/64 ビット システムについては触れずに、170/8xx マシンとして販売されました。ただし、主要な制御プログラムは、環境インターフェイス (EI) と呼ばれる 180 モード プログラムです。170 オペレーティング システム (NOS) は、メイン メモリ内で 1 つの大きな固定ページを使用しました。起動時にオペレータ コンソールに点滅する「ページ テーブルを作成中」メッセージや、P2 および P3 の PP ワードあたり 16 個 (12 個ではなく) のトグル スイッチを備えたデッドスタート パネルなど、注意深いユーザーが気付く手がかりがいくつかありました。

真の 180 の周辺プロセッサは常に 16 ビット マシンであり、符号ビットによって 16/64 ビットまたは 12/60 ビットの PP 命令が実行されているかどうかが決定されます。PP 内の 1 ワード I/O 命令は常に 16 ビット命令であるため、デッドスタート時に PP は EI と NOS の両方と顧客の既存の 170 モード ソフトウェアを実行するための適切な環境を設定できます。このプロセスを顧客から隠すために、CDC は 1980 年代初頭にデッドスタート診断シーケンス (DDS) パッケージのソース コードの配布を中止し、独自の Common Tests & Initialization (CTI) パッケージに変更しました。

170/800 の初期ラインナップは、170/825 (P1)、170/835 (P2)、170/855 (P3)、170/865、170/875 でした。825 は当初、マイクロコードに遅延ループがいくつか追加された後にリリースされました。トロントの設計者たちが少しやりすぎたようで、パフォーマンスが P2 に近すぎたようです。865 と 875 モデルは、メモリが大きくなった改良版の 170/760 ヘッド (6600/7600 スタイルの並列機能ユニットを備えた 1 つまたは 2 つのプロセッサ) でした。865 は通常の 170 メモリを使用し、875 はCyber​​ 205ラインからより高速なメインプロセッサ メモリを採用しました。

最初のリリースから 1、2 年後、CDC は 800 シリーズの真の機能を顧客に発表し、真の 180 は 180/825 (P1)、180/835 (P2)、180/855 (P3) と改名されました。ある時点で、遅延マイクロコードを搭載したモデル 815 が導入され、より高速なマイクロコードがモデル 825 に復元されました。最終的に、THETA はCyber​​ 990としてリリースされました。

1974 年、CDC はSTARアーキテクチャを導入しました。STAR は完全に新しい 64 ビット設計で、特定のクラスの数学タスクで高いパフォーマンスを実現するために仮想メモリとベクトル処理命令が追加されました。STAR のベクトル パイプラインはメモリ間のパイプであり、最大 65,536 要素のベクトル長をサポートします。ベクトル パイプラインのレイテンシは非常に長いため、非常に長いベクトルを使用した場合にのみピーク速度に近づきます。スカラー プロセッサはベクトル プロセッサ用のスペースを確保するために意図的に簡素化されており、CDC 7600と比較すると比較的低速です。そのため、オリジナルの STAR はリリース時に大きな失望を招きました (アムダールの法則を参照)。最も正確な推定では、3 台の STAR-100 システムが納品されたと言われています。

STAR の問題はすべて解決可能であるように思われた。1970 年代後半、CDC はCyber​​ 203でこれらの問題のいくつかに対処した。新しい名前は新しいブランド名に引き継がれ、おそらく STAR の失敗から距離を置くためだった。Cyber​​ 203 には再設計されたスカラー処理と疎結合 I/O 設計が含まれているが、^[a] STAR のベクトル パイプラインは保持されている。最も正確な推定では、2 台の Cyber​​ 203 が STAR-100 から納入またはアップグレードされたとされている。

1980年に、サイバー203の後継機であるサイバー205が発表された。^{[7]イギリス、}ブラックネルの英国気象庁が最初の顧客で、1981年にサイバー205を受け取った。サイバー205は、STARベクトルパイプラインを再設計されたベクトルパイプラインに置き換えた。スカラーユニットとベクトルユニットの両方がECLゲートアレイICを利用し、フレオンで冷却される。サイバー205システムは、2つまたは4つのベクトルパイプラインで利用でき、4パイプバージョンは理論的に400 64ビットMFLOPSと800 32ビットMFLOPSを提供する。これらの速度は、手作りのアセンブリ言語以外では実際にはめったに見られない。ECLゲートアレイICにはそれぞれ168の論理ゲートが含まれており、^[8]クロックツリーネットワークは手作りの同軸長さ調整によって調整されている。命令セットは、現代のプロセッサの中ではV- CISC（非常に複雑な命令セット）と見なされる。多くの特殊な操作により、ハードウェア検索、行列計算、および復号化を可能にする特別な命令が容易になります。

オリジナルの Cyber​​ 205 は、 1983 年に Cyber​​ 205 シリーズ 600 が導入されたときにCyber​​ 205 シリーズ 400に名前が変更されました。シリーズ 600 はメモリ技術とパッケージが異なりますが、それ以外は同じです。4 パイプの Cyber​​ 205 が 1 台設置されました。その他のすべてのサイトでは 2 パイプの設置のようですが、最終的な数は未定です。

1983 年 9 月に設計チームがETA Systemsに分社化した際に、 Cyber​​ 205 アーキテクチャはETA10に進化しました。最終的な開発は Cyber​​ 250 で、1987 年に 2,000 万ドルの価格でリリースされる予定でしたが、ETA Systems が CDC に吸収された後、ETA30 に名前が変更されました。

• アーキテクチャ: ECL/LSIロジック^[9]
  • 20 ns サイクル時間 (または 50 MHz)
• 最大 800 Mフロップスの FP32 と 400 Mフロップスの FP64
• 1、2、4、8、または1600万の64ビットワード、25.6または51.2ギガビット/秒
• 最大 16 200 Mbits/秒の 8 つの I/O ポート

各サイバープラス（別名アドバンストフレキシブルプロセッサ、AFP）は、オプションで64ビット浮動小数点機能を備えた16ビットプロセッサで、256 Kワードまたは512 Kワードの64ビットメモリを備えています。AFPはフレキシブルプロセッサ（FP）の後継機であり、その設計開発は1972年にブラックプロジェクトの一環としてレーダーや写真画像データの処理を目的として開始されました。^[10] FP制御ユニットには、 4つのマスクレジスタと条件保持レジスタを備えた条件付きマイクロ命令実行用のハードウェアネットワークがありました。マイクロ命令形式の3ビットは、結果の符号とオーバーフロー、I/O条件、ループ制御など、実行を決定するための約50の条件から選択します。^[11]

1986 年には、少なくとも 21 台の Cyber​​plusマルチプロセッサインストールが稼働していました。これらの並列処理システムには、それぞれ 250 MFLOPS を提供する 1 ～ 256 台の Cyber​​plus プロセッサが含まれており、ダイレクト メモリ相互接続アーキテクチャ (MIA) を介して既存の Cyber​​ システムに接続されています。これは、NOS 2.2 の Cyber​​ 170/835、845、855、および 180/990 モデルで利用可能でした。

物理的には、各サイバープラスプロセッサユニットは、サイバー180システムと同様の典型的なメインフレームモジュールサイズであり、^[12]正確な幅はオプションのFPUがインストールされているかどうかに依存し、重量は約1トンでした。

Cyber​​plus にバンドルされていたソフトウェアは次のとおりです。

• システムソフトウェア
• FORTRANクロスコンパイラ
• MICA (マシン命令クロスアセンブラ)
• ファイルビルダーユーティリティのロード
• ECHOS（シミュレーター）
• デバッグ機能
• ダンプユーティリティ
• ダンプアナライザーユーティリティ
• メンテナンスソフトウェア

Cyber​​plus を使用しているサイトには、ジョージア大学やドイツの Gesellschaft für Trendanalysen (GfTA) (トレンド分析協会) などがあります。

完全に構成された 256 プロセッサの Cyber​​plus システムは、理論上のパフォーマンスが 64 GFLOPS で、重量は約 256 トンになります。9 ユニットのシステムは、1 秒あたり 1 組の画像の速度で、 1メガピクセルの画像の比較分析 (前処理の畳み込みを含む) を実行できると言われています。

Cyber​​ 18 は、CDC 1700ミニコンピュータの後継機である 16 ビット ミニコンピュータです。主にリアルタイム環境で使用されました。注目すべき用途の 1 つは、CDC 6000 シリーズおよび Cyber​​ 70/Cyber​​ 170 メインフレームで使用される通信プロセッサである 2550 のベースとして使用されたことです。2550 は、カリフォルニア州サンタアナにある CDC の通信システム部門 (STAOPS) の製品でした。STAOPS は、IBM メインフレームでホストされるネットワークで使用される別の通信プロセッサ (CP) も製造していました。この M1000 CP (後に C1000 と改名) は、Marshall MDM Communications の買収によって生まれました。3 枚のボード セットが Cyber​​ 18 に追加され、2550 が作成されました。

Cyber​​ 18 は、一般的にPascalとアセンブリ言語でプログラムされていましたが、FORTRAN、BASIC、RPG IIも利用可能でした。オペレーティング システムには、RTOS (リアルタイム オペレーティング システム)、MSOS 5 (マス ストレージ オペレーティング システム)、および TIMESHARE 3 (タイム シェアリングシステム) が含まれていました。

「サイバー 18-17」は、1784 プロセッサをベースにしたシステム 17 の新しい名前にすぎませんでした。その他のサイバー 18 (サイバー 18-05、18-10、18-20、および 18-30) には、最大 128K ワードのメモリ、4 つの追加汎用レジスタ、および拡張命令セットを備えたマイクロプログラマブルプロセッサが搭載されていました。サイバー 18-30 にはデュアル プロセッサが搭載されていました。サイバー 18 の特別バージョンである MP32 は、暗号解析作業のために国家安全保障局向けに 16 ビットではなく 32 ビットで作成されました。MP32 には、マイクロコードに Fortran 数学ランタイム ライブラリ パッケージが組み込まれていました。ソビエト連邦はこれらのシステムを数台購入しようとしましたが、米国政府が注文を取り消したときには製造中でした。MP32 の部品はサイバー 18 の製造に吸収されました。サイバー 18 の用途の 1 つは、アラスカ パイプラインの監視でした。

M1000 / C1000 は、後に Cyber​​ 1000 と改名され、連邦準備制度が使用するメッセージ保存転送システムとして使用されました。ハード ドライブを取り除いたバージョンの Cyber​​ 1000 は、ベル電話で使用されました。これは RISC プロセッサ (縮小命令セット コンピュータ) でした。回線終端サブシステムを備えた Cyber​​ 1000-2 として知られる改良版には、256 個のZilog Z80 マイクロプロセッサが追加されました。ベル オペレーティング カンパニーは、1980 年代中期から後半にかけて、データ通信用にこれらのシステムを大量に購入しました。1980 年代後半には、プロセッサが改良され (直接メモリ アクセス命令が追加された)、キャビネットのサイズが 2 つから 1 つに縮小された XN10 がリリースされました。XN20 は、フットプリントが大幅に小さい XN10 の改良版でした。ライン ターミネーション サブシステムは、改良されたZ180マイクロプロセッサを使用するように再設計されました (バッファ コントローラ カード、プログラマブル ライン コントローラ カード、および 2 つの通信ライン インターフェイス カードが 1 枚のカードに組み込まれました)。通信システム部門が 1992 年に閉鎖されたとき、XN20 は試作段階にありました。

ジャック・ラルフは、サイバー 1000-2、XN-10、XN-20 システムの主任設計者でした。ダン・ネイは、XN-20 の主任エンジニアでした。

• CDC 6000シリーズ- Cyber​​ 70シリーズの前身となるモデルがいくつか含まれています

• CDC IBM フロントエンドが屈服 ( Network World 誌、1986 年 12 月 1 日、4 ページの記事)
• bitsavers.org のサイバードキュメント