Loading article…
ブートストラップは、システムの出力の一部を起動時に使用する 電子工学の分野における技術です。
ブート ストラップ回路は、アンプ段の出力の一部を入力に適用して、アンプの入力インピーダンスを変更する回路です。意図的に適用する場合、通常はインピーダンスを低下させるのではなく、増加させることを目的としています。[1]
MOSFET回路の分野では、ブートストラップは一般に、トランジスタの動作点を電源レールより上に引き上げることを意味します。[2] [3]同じ用語は、より一般的には、オペアンプの動作点を動的に変更して(正と負の両方の電源レールをシフトすることにより)、出力電圧振幅 (グランドに対して) を増やすために使用されています。[4]この段落で使用されている意味では、オペアンプのブートストラップは、「信号を使用してオペアンプの電源の基準点を駆動する」ことを意味します。[5]このレール ブートストラップ手法のより洗練された使用法は、JFET オペアンプの入力の非線形 C/V 特性を変更して歪みを減らすことです。[6] [7]
入力インピーダンス
アナログ回路設計において、ブートストラップ回路は、回路の入力インピーダンスを意図的に変更することを目的としたコンポーネントの配置です。通常、少量の正帰還を通常 2 段階にわたって使用して、インピーダンスを増加させることを目的としています。これは、本質的に入力インピーダンスが非常に低いバイポーラ トランジスタの初期の頃には必要でした。フィードバックが正であるため、このような回路は、ブートストラップを行わない回路に比べて安定性とノイズ性能が低下する可能性があります。
負帰還は、入力インピーダンスをブートストラップして見かけのインピーダンスを低下させるためにも使用される。ただし、これは意図的に行われることはほとんどなく、通常は特定の回路設計の望ましくない結果である。よく知られている例としては、負帰還によって避けられないフィードバック容量が増加したように見える（つまり、インピーダンスが低下したように見える）ミラー効果がある。これが意図的に行われる一般的なケースの 1 つは、集積回路内に低周波ポールを提供するためのミラー補償技術である。必要なコンデンサのサイズを最小限に抑えるために、コンデンサは入力と反対方向にスイングする出力の間に配置される。このブートストラップにより、コンデンサは接地されたより大きなコンデンサのように動作する。
MOSトランジスタの駆動
N- MOSFET / IGBT は、オンにするためにゲートにかなりの正電荷 ( V GS > V th ) を印加する必要があります。N チャネル MOSFET/IGBT デバイスのみを使用することは、主にダイサイズの縮小による一般的なコスト削減方法です (他の利点もあります)。ただし、pMOS デバイスの代わりに nMOS デバイスを使用すると、トランジスタを線形動作 (最小電流制限) にバイアスして大幅な熱損失を回避するために、電源レール電源 (V+) よりも高い電圧が必要になります。
ブートストラップ コンデンサは、電源レール (V+) から出力電圧に接続されます。通常、N- MOSFETのソース端子は再循環ダイオードのカソードに接続され、一般的な誘導負荷に蓄積されたエネルギーを効率的に管理できます (フライバック ダイオードを参照)。コンデンサの電荷蓄積特性により、ブートストラップ電圧は (V+) を超えて上昇し、必要なゲート ドライブ電圧を提供します。
ブートストラップ回路は、オール N MOSFET H ブリッジの各ハーフブリッジでよく使用されます。ローサイド N-FET がオンの場合、電源レール (V+) からの電流がブートストラップ ダイオードを流れ、そのローサイド N-FET を介してブートストラップ コンデンサを充電します。ローサイド N-FET がオフになると、ブートストラップ コンデンサのローサイドはハイサイド N-FET のソースに接続されたままになり、コンデンサはエネルギーの一部を放電してハイサイド N-FET のゲートを駆動し、ハイサイド N-FET を完全にオンにするのに十分な V+ を超える電圧にします。一方、ブートストラップ ダイオードは、V+ を超える電圧が電源レール V+ に漏れるのをブロックします。[8]
MOSFET / IGBTは電圧制御デバイスであり、理論上はゲート電流は流れません。これにより、コンデンサ内の電荷を制御目的で利用することができます。ただし、寄生ゲート電流と非理想的な (つまり有限の) 内部抵抗により、コンデンサは最終的に電荷を失うため、この方式は安定したパルスが存在する場合にのみ使用されます。これは、パルス動作によりコンデンサが放電される (完全に放電しない場合でも、少なくとも部分的に放電する) ためです。ブートストラップ コンデンサを使用するほとんどの制御方式では、コンデンサが再充電できるように、ハイサイド ドライバ (N-MOSFET) を最小限の時間オフにします。つまり、別の方法で漏れ電流に対応しない限り、寄生放電に対応するために、デューティ サイクルは常に 100% 未満である必要があります。
スイッチング電源
スイッチング電源では、制御回路は出力から電力を供給される。電源を起動するには、漏れ抵抗を使用して電源レールをトリクル充電し、制御回路が発振を開始できるようにする。この方法は、レギュレータ回路を起動するためだけに別のリニア電源を用意するよりもコストが低く、シンプルである。[9]
出力スイング
AC アンプは、出力振幅を増やすためにブートストラップを使用できます。コンデンサ (通常はブートストラップ コンデンサと呼ばれます) は、アンプの出力からバイアス回路に接続され、電源電圧を超えるバイアス電圧を提供します。エミッタ フォロワは、このようにレールツーレール出力を提供できます。これは、クラス AB オーディオ アンプで一般的な手法です。
デジタル集積回路
集積回路内では、内部アドレスとクロック分配ラインの電圧振幅を大きくするためにブートストラップ方式が使用されています。ブートストラップ回路は、トランジスタのゲート/ソース容量から形成された結合コンデンサを使用して、信号ラインを電源電圧よりわずかに高い電圧に駆動します。[10]
Intel 4004やIntel 8008などの一部の全pMOS集積回路では、2トランジスタの「ブートストラップ負荷」回路が使用されています。[11] [12] [13]
参照
参考文献
- ^ IEEE 標準 100 IEEE 標準用語の権威ある辞書(第 7 版)。IEEE プレス。2000 年。p. 123。ISBN 0-7381-2601-2。
- ^ 上村, John P. (1999). CMOS ロジック回路設計. Springer. p. 319. ISBN 978-0-7923-8452-6。
- ^ ペルグロム、マルセル JM (2012)。アナログからデジタルへの変換 (第 2 版)。シュプリンガー。pp. 210–211。ISBN 978-1-4614-1371-4。
- ^ King, Grayson; Watkins, Tim (1999 年 5 月 13 日)。「オペアンプのブートストラップにより、広い電圧振幅が得られます」(PDF)。EDN : 117–129。
- ^ Graeme, Jerald (1994)。「オペアンプの歪み測定はテスト機器の限界を回避します」。Hickman, Ian、Travis, Bill (編)。EDNデザイナーズ コンパニオン。Butterworth-Heinemann。p. 205。ISBN 978-0-7506-1721-5。
- ^ Jung, Walt. 「ブートストラップされた IC サブストレートが JFET オペアンプの歪みを低減」(PDF)。Analog Devices アプリケーション ノート AN-232。
- ^ ダグラス・セルフ (2014)。Small Signal Audio Design (第2版)。Focal Press。pp. 136–142。ISBN 978-1-134-63513-9。
- ^ Diallo, Mamadou (2018). 「ハーフブリッジ構成のブートストラップ回路の選択」(PDF)。Texas Instruments。
- ^ Mack, Raymond A. (2005).スイッチング電源の謎を解く. Newnes. p. 121. ISBN 0-7506-7445-8。
- ^ Dally, William J.; Poulton, John W. (1998).デジタルシステムエンジニアリング. ケンブリッジ大学出版局. pp. 190–1. ISBN 0-521-59292-5。
- ^ Faggin, Federico . 「ランダムロジック設計のための新しい方法論」。2017年6月3日閲覧。
- ^ Faggin, Federico. 「The Bootstrap Load」 . 2017年6月3日閲覧。
- ^ Shirriff, Ken (2020年10月). 「ブートストラップロードによって歴史的なIntel 8008プロセッサがどのように実現したか」