Loading article…
ウェハースケール集積（WSI ）とは、シリコンウェハー全体から非常に大きな集積回路（一般に「チップ」と呼ばれる）ネットワークを構築し、単一の「スーパーチップ」を製造するシステムです。大型化と小型化を両立させたWSIは、特に大規模並列スーパーコンピュータなどのシステムにおいて、コストの大幅な削減につながると期待されていましたが、現在ではディープラーニングにも活用されています。WSIという名称は、WSI開発当時の最先端技術であった「超大規模集積（VLSI）」という用語に由来しています。
通常の集積回路製造プロセスでは、まず大きな円筒形のシリコン結晶（ブール）が製造され、次にウェーハと呼ばれる円盤状に切断されます。ウェーハは、製造プロセスに備えて洗浄および研磨されます。写真プロセスを用いて、材料を堆積させるべき場所と堆積させてはならない場所に応じて表面にパターンが形成されます。目的の材料が堆積され、次の層のために写真マスクが除去されます。その後、ウェーハはこのように繰り返し処理され、表面に回路層が次々と形成されていきます。
これらのパターンを複数コピーして、ウェーハ表面全体にグリッド状に配置します。すべての可能な位置にパターンが形成されると、ウェーハ表面は方眼紙のようになり、グリッド線が個々のチップを区切っています。これらのグリッド位置はそれぞれ、自動化された装置によって製造上の欠陥がないか検査されます。欠陥が見つかった位置は記録され、塗料の点でマークされます（このプロセスは「ダイのインキング」と呼ばれ、より現代的なウェーハ製造技術では、欠陥領域を識別するために物理的なマーキングは不要になっています）。次に、ウェーハをのこぎりで切断して個々のチップを取り出します。欠陥のあるチップは廃棄またはリサイクルされ、正常に動作するチップはパッケージに入れられ、パッケージングプロセス中に発生する可能性のある損傷がないか再検査されます。
ウェーハ表面の欠陥や積層・成膜工程における問題は避けられず、個々のチップの一部に不良品が生じる。残りの正常に動作するチップからの収益は、廃棄される不良チップも含めたウェーハとその加工にかかる全コストを賄わなければならない。したがって、正常に動作するチップの数が多いほど、つまり歩留まりが高いほど、個々のチップのコストは低くなる。歩留まりを最大化するには、チップをできるだけ小さくして、ウェーハ1枚あたりからより多くの正常に動作するチップを得ることが望ましい。
製造コストのかなりの部分（通常30～50％）は、個々のチップのテストとパッケージングに関連しています。さらに、チップを統合システムに接続するためのコスト（通常はプリント基板を介して）も発生します。ウェハスケール集積は、より大きなチップを単一のパッケージに組み込むことで、このコストを削減し、性能を向上させることを目指しています。原理的には、ウェハ全体と同じ大きさのチップを組み込むことが可能です。
これは容易なことではありません。なぜなら、ウェハー上の欠陥を考慮すると、ウェハー上に単一の大きな設計を印刷しても、ほとんどの場合うまく機能しないからです。ウェハーの欠陥部分を切断するのではなく、ロジックを用いて処理する方法を開発することが、長年の目標でした。一般的に、このアプローチでは、サブ回路のグリッドパターンを使用し、適切なロジックを用いて損傷部分の周囲を「再配線」します。結果として得られるウェハーに十分な数の正常に動作するサブ回路があれば、欠陥があっても使用できます。
チップ製造における歩留まり損失の大部分は、トランジスタ層または高密度の下部金属層の欠陥に起因します。別のアプローチであるシリコン相互接続ファブリック（Si-IF）では、どちらもウェーハ上にありません。Si-IFは、システムオンチップの上層とほぼ同じ密度の比較的低密度の金属層のみをウェーハ上に配置し、ウェーハを密集した小型のベアチップレット間の相互接続にのみ使用します。[ 1 ] Si-IFベースのプロセッサ[ 2 ]とネットワークスイッチ[ 3 ]が研究されています。
1970年代から1980年代にかけて、多くの企業がWSI（Whole Slide Imaging）生産システムの開発を試みたが、いずれも失敗に終わった。テキサス・インスツルメンツとITTコーポレーションは、複雑なパイプライン型マイクロプロセッサを開発し、シェアを失いつつあった市場に再参入する手段としてWSIに着目したが、いずれも製品を発売することはなかった。
ジーン・アムダールもスーパーコンピュータを作る方法としてWSIの開発を試み、1980年にトリロジー・システムズを設立し[ 4 ] [ 5 ] [ 6 ] 、グルーペ・ブル、スペリー・ランド、デジタル・イクイップメント・コーポレーションから投資を集め、（他の企業とともに）推定2億3000 万ドルの資金を提供した。設計では、底面に1200本のピンを持つ2.5インチ（64mm）四方のチップが必要だった。
この取り組みは、工場の建設を遅らせ、後にクリーンルームの内部を破壊した洪水など、一連の災難に見舞われた。資本の約3分の1を費やしたが成果は何も得られず、アムダールは最終的に、このアイデアは99.99%の収率でなければ実現しないが、それは100年後には実現しないだろうと宣言した。彼はトリロジーの残りのシード資金を使って、 1985年にスーパーミニコンピュータメーカーのエルクシを買収した。トリロジーの取り組みは最終的に終了し、エルクシとなった。[ 7 ]
1989年、アナマルティック社はアイバー・キャットの技術に基づいたウェハースタックメモリを開発したが[ 8 ]、同社は十分な量のシリコンウェハーを確保できず、1992年に倒産した。
2019年8月19日、アメリカのコンピュータシステム企業Cerebras Systemsは、ディープラーニング高速化のためのWSIの開発進捗状況を発表しました。CerebrasのWafer-Scale Engine（WSE-1）チップは、46 225 mm 2 (215mm × 215mm) で、最大の GPU ダイの約 56 倍の大きさです。TSMC が 16nm プロセスを使用して製造しています。WSE -1 は、1.2 兆個のトランジスタ、400,000 個の AI コア、18 GB のオンチップ SRAM、100 Pbit/s のオンウェハ ファブリック帯域幅、および 1.2 Pbit/s のオフウェハ I/O 帯域幅を備えています。価格とクロックレートは公開されていません。[ 9 ] 2020 年に、同社の製品である CS-1 が計算流体力学シミュレーションでテストされました。NETLの Joule スーパーコンピュータと比較すると、CS-1 は 200 倍高速で、消費電力ははるかに少なくなっています。[ 10 ]
2021年4月、Cerebrasはトランジスタ数が2倍で歩留まり100%のWSE-2を発表しました[ 11 ]。これは、製造上の欠陥を回避できるシステムを設計することで実現されています[ 11 ]。WSE-2を組み込んだCerebras CS-2システムは量産中です。
2024年3月、Cerebrasは、以前の記録保持者であるCerebras WSE-2の2倍の性能を持ちながら、消費電力と価格が同じWSE-3を発表しました。AIトレーニングを目的としており、TSMCの5nmプロセスで製造されています。[ 12 ]