| 一般情報 | |
|---|---|
| 発売 | 2007 |
| 共通メーカー | |
| パフォーマンス | |
| 最大CPU クロックレート | 600MHz~900MHz |
| アーキテクチャと分類 | |
| テクノロジーノード | 45nm~90nm |
| 物理的仕様 | |
| コア |
|
TILE64 [1]は、 Tilera 社が製造するVLIW ISA マルチコアプロセッサです。64個の「タイル」のメッシュネットワークで構成され、各タイルには汎用プロセッサ、キャッシュ、およびプロセッサ上の他のタイルとの通信に使用する非ブロッキングルータが搭載されています。
ショートパイプライン、インオーダー、3発行コアは、MIPSにヒントを得た[2] VLIW 命令セットを実装しています。各コアにはレジスタファイルと3つの機能ユニット(2つの整数演算論理ユニットとロードストアユニット)があります。各コア(「タイル」)には独自のL1キャッシュとL2キャッシュがあり、さらにすべてのL2キャッシュを集約した全体的な仮想L3キャッシュがあります。[3]コアは単独で完全なオペレーティングシステムを実行できますが、複数のコアを使用して対称型マルチプロセッシングオペレーティングシステムを実行することもできます。
TILE64 には、4 つのDDR2コントローラ、2 つの 10 ギガビットイーサネットインターフェイス、2 つの 4 レーンPCIeインターフェイス、および多数のプロトコルを処理するようにソフトウェアで構成できる「柔軟な」入出力インターフェイスがあります。プロセッサは 90 nm プロセスを使用して製造され、600 ~ 900 MHz の速度で動作します。
CTO兼共同創設者のアナント・アガルワル氏によると、Tilera社はコンピューティング処理の需要が高いネットワーク機器やデジタルビデオ市場をこのチップのターゲットにする予定だという。[4]
TILE64アーキテクチャのサポートはLinuxカーネルバージョン2.6.36 [5]に追加されましたが、カーネルバージョン4.16では削除されました。[6] Tilera用の非公式LLVMバックエンドが存在します。[7]
参考文献
- ^ Keckler, Stephen W.; Olukotun, Kunle; Peter Hofstee, H. (2009 年 8 月 29 日)。マルチコア プロセッサとシステム - Google ブックス。Springer。ISBN 9781441902634。
- ^ 「コンパイラーの構築 - Tilera マイクロプロセッサーではどのような命令セットが使用されていますか?」
- ^ Kingman, Henry (2007 年 8 月 20 日). 「大規模マルチコア プロセッサで Linux が動作」. linuxdevices.com. 2012 年 9 月 6 日時点のオリジナルよりアーカイブ。
- ^ Boslet, Mark (2007 年 8 月 20 日)。「新興企業 Tilera が 64 コア チップを発表」。San Jose Mercury News。2007年 11 月 12 日時点のオリジナルよりアーカイブ。
- ^ 「Tilera アーキテクチャのサポート」。Kernel Newbies。2010 年 10 月 20 日。
- ^ Simon Sharwood (2018年4月3日). 「Linux 4.16 が到着、8 つの CPU を消去し、Meltdown が継続」theregister.co.uk . Situation Publishing. 2018年4月3日時点のオリジナルよりアーカイブ。 2018年4月3日閲覧。
- ^ Tilera TILE64 バックエンド LLVM 公開 // Phoronix、2012 年 9 月 6 日
外部リンク
- Tileraのウェブサイト
- MIT のスタートアップが新しい 64 コア CPU でマルチコアの基準を引き上げ
- チップメーカーはデータパスの詰まり解消を目指す - archive.today (2013-01-19 アーカイブ)
