PCell

PCell は、アナログ集積回路の自動設計で広く使用されている概念であるパラメーター化セルの略です。PCell は、1 つ以上のパラメーターに依存する構造を持つ回路の一部またはコンポーネントを表します。したがって、これは、これらのパラメーターの値に基づいて電子設計自動化(EDA) ソフトウェアによって自動的に生成されるセルです。たとえば、トランジスタPCell を作成し、異なるユーザー定義の長さと幅を持つ同じ PCell の異なるインスタンスを使用できます。^{[ 1 ]} EDA ソフトウェアのベンダーは、パラメーター化セルの概念に対して、T-cellやマジックセルなど、異なる名前を使用する場合があります。^{[ 2 ]}

電子回路設計において、セルは機能の基本単位です。特定のセルは複数回配置またはインスタンス化できます。PCellは、異なるインスタンスが異なるパラメータ値を持つことができ、したがって異なる構造を持つことができるため、パラメータ化されていないセルよりも柔軟性があります。たとえば、特定の設計におけるさまざまなサイズのトランジスタを表すために多数の異なるセル定義を用意する代わりに、単一のPCellでトランジスタの寸法（幅と長さ）をパラメータとして扱うことができます。こうすることで、単一のPCellの異なるインスタンスが、サイズは異なるものの、その他の特性は類似したトランジスタを表すことができます。

集積回路内部の構造と、その物理的寸法を規定するルール（設計ルール）は複雑な場合が多く、そのため手作業で構造図を描くのは煩雑です。PCellsを使用することで、回路設計者はわずかなパラメータのみが異なる多数の多様な構造を容易に生成できるため、設計の生産性と一貫性が向上します。

多くの場合、PCellとは物理的なPCell 、つまり集積回路（IC）内部の電子部品の物理的構造を記述した物理的な表現を指します。ほとんどのPCellは物理的なPCellですが、回路図中のデバイスシンボルもPCellとして実装される場合があります。

すべてのPCellの基本的な特徴は、（入力）パラメータへの依存性と、これらのパラメータに基づいて設計データを生成する能力である。

PCellとは、プログラミングコードの一種です。このコードは、入力パラメータに基づいてPCellバリアントの適切な構造を作成するプロセスを担います。物理的なPCellを例にとると、このコードは回路を構成するマスクデザインの実際の形状を生成（描画）します。

1つのPCellコードで複数の異なるオブジェクト（異なるパラメータ値を持つもの）を作成できるため、これをPCellマスターと呼びます。このコードによって作成されるオブジェクト／形状／データは、PCellのインスタンスと呼ばれます。通常、1つのマスターPCellは多数のインスタンス／バリアントを生成します。これは、設計入力や仕様策定時だけでなく、設計データを表現するために必要なメモリリソースの削減にも役立ちます。

PCell の記述に使用するプログラミング言語は重要ではありませんが、 PCell のコードを書くにはSKILLまたはPython が最もよく使用されます。あるいは、グラフィカル ユーザー インターフェイス(GUI) ^{[ 3 ]}または定義済み関数のライブラリに基づく専用の PCell 設計ツールを使用して PCell を生成することもできます。 ^{[ 1 ]}

• Bales, M.「設計データベース」。L. Scheffer、L. Lvagno、G. Martin編『集積回路実装、回路設計、プロセス技術のためのEDA』 、電子設計自動化ハンドブック第2巻、第12章。Taylor & Francis、2006年。