Loading article…
Intel パーソナル スーパーコンピュータ ( Intel iPSC ) は、1980 年代から 1990 年代にかけての並列コンピュータの製品ラインでした。iPSC/1 はIntel iPSC/2に置き換えられ、その後Intel iPSC/860 に置き換えられました。
iPSC/1
1984年、ジャスティン・ラトナーはオレゴン州ビーバートンのインテル・サイエンティフィック・コンピューター・グループのマネージャーに就任した。彼は数学者のクリーヴ・モーラーを含むチームを雇った。[1] iPSCは、カリフォルニア工科大学のコズミックキューブ研究プロジェクトに内部的にヒントを得た、プロセッサ間の接続にハイパーキューブ・インターネットワーク・トポロジを採用した。そのため、2の累乗の番号のノードで構成され、これは増加する次元のハイパーキューブの角に対応する。[2]
_-_Computer_History_Museum_(2007-11-10_22.58.31_by_Carlo_Nardone)_edit1.jpg/500px-Intel_iPSC-1_(1985)_-_Computer_History_Museum_(2007-11-10_22.58.31_by_Carlo_Nardone)_edit1.jpg)
インテルは 1985 年に iPSC/1 を発表した。これは 32 から 128 のノードがイーサネットでハイパーキューブに接続されたものである。このシステムは、Xenixという「キューブ マネージャ」を実行するPC/AT時代のパーソナル コンピュータによって管理されていた。 [3]各ノードには、 80287数値演算コプロセッサを搭載した80286 CPU 、512K のRAM、および 8 つのイーサネット ポート (ハイパーキューブ相互接続用に 7 つ、キューブ マネージャとの通信用に 1 つ) が搭載されていた。[1]
ポール・ピアースが開発したNXと呼ばれるメッセージパッシングインターフェースは、iPSCラインの寿命を通じて進化しました。[4] キューブマネージャーのみが外部と接続していたため、アプリケーションの開発とデバッグは困難でした。[5]
基本モデルは、iPSC/d5（32ノードの5次元ハイパーキューブ）、iPSC/d6（64ノードの6次元）、iPSC/d7（128ノードの7次元）でした。各キャビネットには32ノードがあり、価格は4キャビネットのiPSC/d7モデルで約50万ドルでした。[1] 追加メモリ（iPSC-MX）とベクトルプロセッサ（iPSC-VX）モデルも3つのサイズで利用可能でした。16ノードの4次元ハイパーキューブ（iPSC/d4）も利用可能でした。[6]
iPSC/1は、市販の既製部品で作られた最初の並列コンピュータと呼ばれました。[7]これにより、nCUBEプロジェクトが先に開始されたにもかかわらず、競合製品であるnCUBEとほぼ同時期に市場に投入されました。各iPSCキャビネットは（全体で）127 cm x 41 cm x 43 cmでした。コンピュータ全体の性能は2 M FLOPSと推定されました。メモリ幅は16ビットでした。
32ノードのシリアル#1 iPSC/1は1985年にオークリッジ国立研究所に納入されました。[8] [9]
iPSC/2
Intel iPSC/2 は 1987 年に発表されました。いくつかの構成で利用可能で、基本セットアップは 1 つのキャビネットに 16 個のIntel 80386プロセッサ (16 MHz) を搭載し、各プロセッサに 4 MB のメモリと80387コプロセッサを同じモジュールに搭載するというものでした。[10]オペレーティング システムとユーザー プログラムは管理 PC からロードされました。この PC は通常、特別なインターフェイス カードを搭載した Intel 301 でした。ハイパーキューブの相互接続には、イーサネットの代わりに、約 2.8 MB/秒のデータ レートの 8 つのチャネルを備えたカスタム ダイレクト コネクト モジュールが使用されました。[10] カスタム相互接続ハードウェアによってコストは高くなりますが、通信遅延は短縮されます。[11] 管理プロセッサのソフトウェアは、「キューブ マネージャ」ではなく、システム リソース マネージャと呼ばれていました。このシステムでは、プロセッサとコプロセッサをそれぞれ 1 つずつ搭載した最大 128 ノードまで拡張できます。[12]
ベースモジュールは、 Weitek 1167浮動小数点ユニットを追加することでSX（Scalar eXtension）バージョンにアップグレードできます。[13] 別の構成では、各プロセッサモジュールを専用の乗算および加算ユニットを備えたVX（Vector eXtension）モジュールとペアにすることができます。これには、使用可能なインターフェイスカードスロットの数が半分になるという欠点があります。最大数のノードを実行し、それらをVXモジュールに接続できるようにするには、同じiPSC/2システムの一部として複数のキャビネットを用意する必要があります。[14]
iPSC/2のノードは独自のNX/2オペレーティングシステムを実行し、ホストマシンはSystem VまたはXenixを実行しました。[15] ノードは、ローカルディスクストレージなしでiPSC/1のように構成することも、クラスター化されたファイルシステム（当時はコンカレントファイルシステムと呼ばれていました）を備えたダイレクトコネクトモジュール接続の1つを使用することもできます。[14] [16] より高速なノードコンピューティング要素と相互接続システムの両方を使用することで、iPSC/1よりもアプリケーションパフォーマンスが向上しました。[17] [18] 推定140のiPSC/2システムが構築されました。[19]
iPSC/860
インテルは1990年にiPSC/860を発表しました。iPSC/860はハイパーキューブに接続された最大128個の処理要素で構成され、各要素は40～50MHzのIntel i860またはIntel 80386マイクロプロセッサで構成されていました。[20] ノードあたりのメモリは8MBに増加され、同様のダイレクトコネクトモジュールが使用され、サイズは128ノードに制限されました。[21]
.gif/500px-Intel_iPSC_860_32-node_parallel_computer_(door_open).gif)
顧客の1つはオークリッジ国立研究所でした。[20] iPSC/860の性能はいくつかの研究プロジェクトで分析されました。[22] [23] iPSC/860は、SPEC MPI 2007ベンチマークの一部となったTachyon並列レイトレーシングエンジン[24] [25]の元の開発プラットフォームでもあり、現在でも広く使用されています。[26] iPSCラインは、カリフォルニア工科大学のTouchstone Delta と呼ばれる研究プロジェクトに取って代わられ、 Intel Paragonへと進化しました。
参考文献
- ^ abc Moler, Cleve (2013 年 10 月 28 日). 「Intel Hypercube、パート 1」。2013 年11 月 4 日閲覧。
- ^ 「パーソナルスーパーコンピュータ」。コンピュータ歴史博物館。2013年11月4日閲覧。
- ^ Pierce, Paul R. 「Intel iPSC/1」。2013年6月3日時点のオリジナルよりアーカイブ。2013年11月4日閲覧。
- ^ Pierce, Paul (1994年4月). 「NXメッセージパッシングインターフェース」. Parallel Computing . 20 (4): 1285–1302. doi :10.1016/0167-8191(94)90023-X.
- ^ Schedlbauer, Martin J. (1989). 「iPSC/1 ハイパーキューブの I/O 管理システム」。第17回 ACM 年次コンピュータ サイエンス カンファレンスの議事録。p. 400。doi :10.1145/75427。ISBN 978-0-89791-299-0。
- ^ http://delivery.acm.org/10.1145/70000/63074/p1207-orcutt.pdf [リンク切れ]
- ^ Pierce, Paul R. 「コレクション内のその他の遺物」。2013年6月3日時点のオリジナルよりアーカイブ。2013年11月4日閲覧。
- ^ Riley, Betsy A. 「ORNL HPCC の歴史 (タイムラインの詳細)」。
- ^ 「スーパーコンピューティングの歴史」。
- ^ ab 「インテル iPSC/2 (ルービック)」。コンピューター博物館。ルーヴェン カトリック大学。2013 年11 月 4 日に取得。
- ^ Hatcher, Philip J.; Quinn, Michael Jay (1991). MIMD コンピュータでのデータ並列プログラミング。MIT プレス。p. 7。ISBN 9780262082051。
- ^ Chauddhuri, P. Pal (2008). コンピュータの構成と設計。PHI Learning。p. 826。ISBN 9788120335110。
- ^ Ravikumār, Si. Pi (1996). VLSIレイアウト設計のための並列手法。Greenwood Publishing Group。p. 183。ISBN 9780893918286。
- ^ ab Dongarra, Jack ; Duff, Iain S. (1991)。「Advanced Architecture Computers」。Adeli, Hojjat (編)。Supercomputing in Engineering Analysis。CRC Press。pp. 51–54。ISBN 9780893918286。
- ^ Pierce, Paul (1988)。「NX/2 オペレーティング システム」。第 3 回ハイパーキューブ同時実行コンピュータおよびアプリケーションに関する会議の議事録。アーキテクチャ、ソフトウェア、コンピュータ システム、および一般的な問題 -。C 3 P.第 1 巻。ACM。pp. 384–390。doi : 10.1145 /62297.62341。ISBN 978-0-89791-278-5. S2CID 45688408。
- ^ French, James C.; Pratt, Terrence W.; Das, Mriganka (1991 年 5 月)。「Intel iPSC/2 Hypercube の並列入出力システムのパフォーマンス測定」。1991 ACM SIGMETRICS 会議「コンピュータ システムの測定とモデリング」の議事録 - SIGMETRICS '91。ACM。pp. 178–187。doi : 10.1145 /107971.107990。ISBN 978-0-89791-392-8. S2CID 13899933。
- ^ Arshi, S.; Asbury, R.; Brandenburg, J.; Scott, D. (1988). 「iPSC/2 コンピュータでのアプリケーション パフォーマンスの向上」。第3 回ハイパーキューブ同時実行コンピュータおよびアプリケーションに関する会議の議事録。アーキテクチャ、ソフトウェア、コンピュータ システム、および一般的な問題 -。第 1 巻。ACM。pp. 149–154。doi :10.1145/62297.62316。ISBN 978-0-89791-278-5. S2CID 46148117。
- ^ Bomans , Luc; Roose, Dirk (1989 年 9 月)。「iPSC/2 ハイパーキューブ マルチプロセッサのベンチマーク」。並行性: 実践と経験。1 (1): 3–18。doi :10.1002/cpe.4330010103。
- ^ ギルバート・カルブ、ロバート・モクスリー編 (1992)。「市販システム」。米国における超並列、光学、ニューラルコンピューティング。IOS プレス。pp. 17–18。ISBN 9781611971507。
- ^ ab Ramachandramurthi, Siddharthan (1996). 「iPSC/860 ガイド」。オークリッジ国立研究所の計算科学教育プロジェクト。2013年11 月 4 日閲覧。
- ^ Venkatakrishnan, V. (1991)。「非構造化グリッド上の空力アプリケーションのための並列暗黙的メソッド」。Keyes, David E.、Saad, Y.、Truhlar, Donald G. (編)。計算科学とエンジニアリングにおけるドメインベースの並列処理と問題分解メソッド。SIAM。p . 66。ISBN 9781611971507。
- ^ Berrendorf , Rudolf; Helin, Jukka (1992 年 5 月)。「Intel iPSC/860 並列コンピュータの基本性能の評価」。同時実行性: 実践と経験。4 (3): 223–240。doi : 10.1002/cpe.4330040303。
- ^ Dunigan, TH (1991年12月). 「Intel iPSC/860およびNcube 6400ハイパーキューブのパフォーマンス」. Parallel Computing . 17 (10–11): 1285–1302. doi :10.1016/S0167-8191(05)80039-0.
- ^ Stone, J .; Underwood, M. (1996-07-01). 「MPI を使用した数値フロー シミュレーションのレンダリング」。議事録。第 2 回 MPI 開発者会議。pp. 138–141。CiteSeerX 10.1.1.27.4822。doi :10.1109 / MPIDC.1996.534105。ISBN 978-0-8186-7533-1. S2CID 16846313。
- ^ Stone, John E. (1998 年 1 月)。並列レイトレーシングとアニメーションのための効率的なライブラリ (修士)。ミズーリ大学ローラ校コンピュータサイエンス学部、1998 年 4 月。
- ^ Stone, JE; Isralewitz, B.; Schulten, K. (2013-08-01). 「青い海での VMD 分子可視化および分析ジョブのスケーリングに関する初期経験」2013 Extreme Scaling Workshop (XSW 2013) . pp. 43–50. CiteSeerX 10.1.1.396.3545 . doi :10.1109/XSW.2013.10. ISBN 978-1-4799-3691-5. S2CID 16329833。