インテル 8237

Intel 8237 は、 MCS 85マイクロプロセッサ ファミリの一部であるダイレクト メモリ アクセス(DMA) コントローラです。DMA 転送中にメモリに制御信号とメモリ アドレス情報を提供することで、システムのメイン プロセッサの負荷を軽減しながら、メモリと I/O 間のデータ転送を可能にします。

8237 は 4 チャンネルのデバイスで、任意の数の DMA チャンネル入力を追加して拡張できます。8237 は、最大1.6 MB /秒の速度で DMA 転送が可能です。各チャンネルは、64 k バイトのメモリ セクション全体をアドレス指定でき、1 回のプログラミングで最大 64 k バイトを転送できます。^[1]

オリジナルのIBM PCおよびIBM XTでは、DMA コントローラとして 8237 が 1 つ使用されていました。IBM PC ATでは、マスター スレーブ構成で別の 8237 が追加され、DMA チャネルの数が 4 から 7 に増加しました。^[2] 後の IBM 互換パーソナル コンピュータには、下位互換性のために 8237 の機能をエミュレートするチップ セットが搭載されている場合があります。Intel 8237 は、実際には AMD によって設計されました (Am9517 ^[3]と呼ばれます)。これは、AMD が Intel プロセッサを製造することを許可するクロス ライセンス契約の一部であり、Intel にも設計が利用可能になりました。Intel パッケージに「(C) AMD 1980」と印刷されているのはそのためです。3MHz および 5MHz で動作する 8237 は、バリアントで説明されているように Intel によって製造されましたが、 NEC は10MHz で動作するバージョンである μPD71037 を開発しました。^[4]

8237 は、サイクルごとに転送されるバイト数と使用される IC の数に応じて、4 つの異なるモードで動作します。

• シングル - アドレスカウンタがゼロになるまで、1回のDMAサイクルと1回のCPUサイクルがインターリーブされます。^[5]
• ブロック - ワードカウントがゼロになるかEOP信号がアクティブになるまで転送が進行します。^[5]
• 要求 - TCまたはEOPがアクティブになるか、DRQが非アクティブになるまで転送は継続されます。転送が要求されていない場合、CPUはバスを使用することが許可されます。^[5]
• カスケード - 追加のDMAコントローラをカスケード接続するために使用されます。DREQとDACKは、次のチップからのHRQとHLDAと一致し、優先チェーンを確立します。実際のバス信号は、カスケード接続されたチップによって実行されます。^[5]

メモリ間転送を実行できます。これは、データをあるメモリデバイスから別のメモリデバイスに転送できることを意味します。チャネル 0 の現在のアドレス レジスタはデータ転送のソースであり、チャネル 1 と転送は現在のワード カウント レジスタが 0 になると終了します。チャネル 0 は、IBM PC 互換機の DRAM リフレッシュに使用されます。^[5]

自動初期化モードでは、プロセス終了（EOP）信号を受信するとアドレスとカウント値が復元されます。これはCPUの介入なしに行われます。これは最後の転送を繰り返すために使用されます。^[5]

ターミナル カウント (TC) は、ISA カードへの転送の終了を通知します。転送の終了時に、そのように構成された自動初期化が実行されます。

シングルモードでは、リクエストごとに1バイトのみが転送されます。転送ごとに、カウントレジスタがデクリメントされ、プログラミングに応じてアドレスが増分またはデクリメントされます。カウントレジスタがゼロに達すると、ターミナルカウントTC信号がカードに送信されます。^{[6] [7]}

DMA要求DREQはカードによって発生され、DMA確認応答DACKによって確認されるまでアクティブに保持されなければならない。^[6]

転送はDREQによってアクティブ化され、 DACKによって確認されると非アクティブ化されます。転送はプロセス終了EOP （内部または外部）がアクティブ化されるまで継続され、カードへのターミナルカウントTCがトリガーされます。このモードでは自動初期化をプログラムできます。^[6]

転送はDREQによってアクティブ化され、DACKによって確認され、 TC、外部EOP、またはDREQのいずれかが非アクティブになるまで継続されます。自動初期化がプログラムされている場合、 TCまたは外部EOPのみが自動初期化をアクティブ化できます。^[6]

8237 でデータ転送に使用される内部レジスタは次のとおりです。

• ベースアドレスレジスタ: データ転送が行われる最初のアドレスを格納する
• ベースワードカウントレジスタ: 実行する転送回数を格納する
• 現在のアドレスレジスタ: データが転送されている現在のアドレスを保存する
• 現在のワードカウントレジスタ: 残りの転送回数を保存する
• 一時アドレスレジスタ: メモリ間転送中にデータのアドレスを保持する
• 一時ワードカウントレジスタ: メモリ間転送で実行される転送回数を保持する
• モードレジスタ: 使用するチャネル、動作モード、つまり転送モード、およびその他の転送パラメータを格納する 8 ビットのレジスタ
• コマンドレジスタ: データ転送に使用するチャネルを初期化する8ビットレジスタ
• リクエストレジスタ: どのチャネルがデータ転送を要求しているかを示すために使用される8ビットレジスタ
• マスクレジスタ: 特定のチャネルを DMA サービス要求からマスクするために使用される 8 ビットレジスタ
• ステータスレジスタ: 現在DMAサービスを受けているチャネルとその他のパラメータを示すために使用される8ビットレジスタ

Intel MCS-85 デバイス ファミリのメンバーである 8237 は、16 ビット アドレッシングを備えた 8 ビット デバイスです。ただし、8086 / 88マイクロプロセッサと互換性があります。IBM PC および PC XT モデル (マシン タイプ 5150 および 5160) には、8088 CPU と 8 ビット システム バス アーキテクチャがあります。後者は 8237 に直接インターフェイスしますが、8088 には 20 ビット アドレス バスがあるため、アドレス カウンタを増強するために、DMA チャネルごとに 1 つずつ、合計 4 つの 4 ビット アドレス ラッチ (すべて実際にはすべて単一の 74LS670 デバイスの一部) が 8237 とともに追加されています。ただし、これらの外部ラッチは 8237 アドレス カウンタとは別であるため、DMA 操作中に自動的に増分または減分されることはなく、64 KiB アドレス境界を越えて DMA 操作を実行することはできません。 DMA 転送で 64 KiB 境界を越えようとすると、メモリの 1 つの 64 KiB ブロック内でラップアラウンドします。(たとえば、DMA チャネルと関連するアドレス ラッチが、アドレス 0x3FF8C から始まる昇順のアドレスに 256 バイトを転送するようにプログラムされている場合、アドレス 0x3FF8C から 0x4008B に転送するのではなく、データはアドレス 0x3FF8C から 0x3FFFF に転送され、次に 0x30000 から 0x3008B に転送されます。)

IBM PC AT (マシン タイプ 5170) および 100% 互換機は、80286 CPU と 16 ビット システム バス アーキテクチャを使用しています。PC および XT モデルの 8237 に加えて、16 ビット DMA 転送用に 2 つ目のカスケード接続された 8237 が追加されています。8237 が 8 ビット デバイスであるにもかかわらず、これが可能なのは、8237 が I/O ポートとメモリ間の転送を「フライバイ」転送として実行するためです。フライバイ転送では、データはソース メモリまたは I/O ポートによってバス上に配置され、同時に宛先 I/O ポートまたはメモリによって直接読み取られ、8237 によって処理されることはありません。この転送モードでは、データ バスの幅は 8237 にとって基本的に重要ではありません (8237 レジスタをプログラミングするために、少なくとも 8 ビット幅のデータ バスに接続されている限り)。 AT クラス PC の 2 番目の 8237 は、3 つの 16 ビット DMA チャネル (チャネル 1 から 3、PC AT ではチャネル 5 から 7 と呼ばれます) を提供します。チャネル 0 (PC AT ではチャネル 4 と呼ばれます) は、カスケード モードで使用され、カスケード構成の「スレーブ」として 8237 を 8 ビット DMA 用に接続します。16 ビット チャネルを提供する 8237 は「マスター」です。16 ビット ワードをアドレス指定できるように、アドレス バスには、単一のアドレスではなく偶数アドレス (0、2、4、...) をカウントするように接続されています。最初の 8237 と同様に、4 つのアドレス拡張レジスタが追加されています。AT クラス PC では、8 つのアドレス拡張レジスタはすべて 8 ビット幅であるため、80286 アドレス バスのサイズである完全な 24 ビット アドレスを指定できます。どのチャネルでも、DMA 転送は 64 KiB 境界を越えることはできません。(16 ビット DMA は、DMA チャネルが 65536 アドレスまでカウントできるにもかかわらず、32,768 16 ビット ワードに制限されます。16 ビット DMA チャネルのアドレス カウンタの最上位ビットは無視されます。) 8237 メモリ間 DMA モードは、ソース メモリ位置から 8237 の内部一時 8 ビット レジスタにバイトを転送し、次に一時レジスタから宛先メモリ位置に転送することによって動作するため、一時レジスタが十分な大きさではないため、このモードは 16 ビット メモリ間 DMA には使用できません。さらに、メモリ間 16 ビット DMA ではチャネル 4 を使用する必要があり、8 ビット DMA チャネルを処理する 8237 をカスケード接続するためにチャネル 4 を使用するのと競合します。ただし、AT では、8 ビット DMA チャネル 0 は専用のリフレッシュ ロジックに置き換えられたため、DRAM リフレッシュには使用されなくなりました。そのため、DRAM リフレッシュを中断せずに、チャネル 0 と 1 を使用して 8 ビットのメモリ間 DMA を実行できるはずです。

PC AT 互換機の 8237 ベースの DMA の設計は、32 ビット CPU および 32 ビット システム バス アーキテクチャへの移行に合わせて更新されませんでした。その結果、これらのマシンの制限は、80286 CPU を中心とする元の設計によると、コンパニオン アドレス "ページ" 拡張レジスタを備えた 8237 DMA コントローラは 16 MiB のメモリしかアドレス指定できないことです。80286 CPU 自体もこの同じアドレス指定制限を持っています。^[8]つまり、他のメモリ領域については、データは最初に DMA によって I/O デバイスから物理アドレス空間の最初の 16 MiB の中間バッファに転送され、次に CPU によって最終メモリに移動される必要があります。または、逆方向では、データは CPU によって最初のメモリから中間バッファに転送され、その後そのバッファから I/O デバイスに DMA によって転送される必要があります。この手法は「バウンス バッファ」と呼ばれます。一般的に、DMA に関連する全体的な速度の利点は失われますが、厳しいタイミング要件またはハードウェア インターフェイスの柔軟性の欠如のために周辺機器に DMA でアクセスする必要がある場合は、DMA が必要になることがあります。

PS/2シリーズのコンピュータでは、IBM は DMA ハードウェアを更新して、80386 CPU を搭載した一部のシステムで 32 ビットのデータとアドレスをサポートしましたが、これは 8237 を新しい DMA コントローラ設計に置き換えることによって実現しました。新しい設計には、PC AT との下位互換性を確保するための 8237 互換モードが含まれています。

このデバイスは現代のパーソナルコンピュータシステムでは個別のコンポーネントとしては登場しないかもしれないが、システムコントローラチップセット内には登場している。例えば、PIIXはISAバスDMA用に2つの8237コントローラを統合していた。^{[9] [10]}

• Intel 8284 - クロックジェネレータ
• Intel 8288 - バス コントローラ
• 8250 UART - 非同期シリアル コントローラ (EIA-232)
• Intel 8253 - プログラマブル インターバル タイマー (PIT)
• Intel 8255 - プログラマブル ペリフェラル インターフェイス (PPI)
• Intel 8259 - プログラマブル割り込みコントローラ (PIC)
• パラレル ATA (P-ATA)
• 業界標準アーキテクチャ(ISA)

• DMA: 概要と仕組み FreeBSD 開発者ハンドブック。1997 (インターネット アーカイブ)。