ファンアウト型ウェーハレベルパッケージング

ファンアウト型ウェーハレベルパッケージング（ウェーハレベルファンアウトパッケージング、ファンアウトWLP、FOWLパッケージング、FO- WLP 、FOWLPなどとも呼ばれる）は、集積回路のパッケージング技術であり、標準的なウェーハレベルパッケージング（WLP）ソリューションの強化版である。^{[1] [2]}ファンアウトパッケージングは​​、2.5Dおよび3Dパッケージに見られるようなシリコンインターポーザを使用するパッケージに代わる、低コストの先進的なパッケージングと考えられている。^{[3] [4]}

従来の技術では、まずウェハをダイシングし、次に個々のダイをパッケージングします。パッケージのサイズは通常、ダイのサイズよりもかなり大きくなります。対照的に、標準的なWLPフローでは、集積回路はウェハの一部である間にパッケージングされ、その後ウェハ（パッケージの外層がすでに取り付けられている）がダイシングされます。結果として得られるパッケージは、実質的にダイ自体と同じサイズになります。ただし、パッケージが小さいという利点には、限られたパッケージフットプリントに収容できる外部接点の数が制限されるという欠点があります。これは、多数の接点を必要とする複雑な半導体デバイスを考慮すると、大きな制限となる可能性があります。^[5]

ファンアウト WLP は、この制限を緩和するために開発されました。従来のパッケージと比較して、パッケージのフットプリントが小さくなり、熱性能と電気性能が向上し、ダイ サイズを大きくすることなく、より多くのコンタクトを実現できます。

標準的な WLP フローとは異なり、ファンアウト WLP では、最初にウェーハがダイシングされます。ただし、その後、ダイはキャリア ウェーハまたはパネル上で非常に正確に再配置され、各ダイの周囲にファンアウト用のスペースが確保されます。次に、キャリアは成形によって再構成され、続いて成形領域全体 (チップ上と隣接するファンアウト領域上の両方) の上に再配線層が作成され、その上にはんだボールが形成されてウェーハがダイシングされます。これは、チップ ファースト フローと呼ばれます。パネル レベルのパッケージングでは、パッケージング プロセスを実行するために、ウェーハではなく大きなパネルが使用されます。^[6]ハイエンドのファンアウト パッケージは、ラインとスペースが 8 ミクロン未満のパッケージです。^{[4]ファンアウト パッケージには、複数のダイ、 [5]}および受動部品が含まれる場合もあります。 ^[6]最初のファンアウト パッケージは、2000 年代半ばに Infineon によって携帯電話チップ用に開発されました。^[5]

• 電子部品のパッケージタイプの一覧

• 「ファンアウト ウェーハレベル パッケージング (FOWLP)」。3dic.org。2016年10月12日。2018年9月23日時点のオリジナルよりアーカイブ。2018年9月24日閲覧。
• Butler, David (2016 年 8 月)。「ファンアウト ウェーハ レベル パッケージング: 画期的な利点と克服可能な課題」。ソリッド ステート テクノロジー (www.solid-state.com)。2018 年 9 月 24 日時点のオリジナルよりアーカイブ。2018年9 月 24 日閲覧。
• 「ファンアウト ウェーハ レベル パッケージング。特許状況分析」(PDF)。Know Made Patent & Technology Intelligence。2016 年 11 月。2018年 9 月 24 日時点のオリジナルからアーカイブ(PDF) 。2018年9 月 24 日に取得。