自転車盗難

コンピューティングにおいて、サイクル スチールは、CPU に干渉せずにコンピュータ メモリ(RAM) またはバスにアクセスする従来の方法です。これは、CPU の介入なしにI/O コントローラがRAM を読み書きできるようにする直接メモリ アクセス(DMA)に似ています。特定の CPU またはバス タイミングを巧みに利用することで、CPU の現在のアクティビティに積極的に参加していないメモリに外部デバイスがアクセスし、CPU の競合が発生する前に操作を完了した場合に、CPU を遅延なくフル スピードで実行できます。

サイクル スチールは、最初はメモリ アクセスの時間を計測する複雑なシステムを使用していたスーパーコンピュータで、その後はサイクル スチールが周辺機器とディスプレイ ドライバの両方に使用されていた初期のマイクロコンピュータで、古いプラットフォームでは一般的でした。現代のプラットフォームでは、異なる速度で実行されているメモリが複数層あることが多く、アクセスはメモリ管理ユニットによって仲介されることが多いため、実装がより困難になっています。この機能が必要な場合、現代のシステムでは、 2 つのシステムによるアクセスを可能にするデュアル ポート RAM がよく使用されますが、これはコストが高くなる傾向があります。

古い文献では、この用語は、メモリ転送中に CPU が停止する従来の DMA システムを説明するためにも使用されています。この場合、デバイスは CPU からサイクルを盗んでいるため、より現代的な用法とは逆の意味になります。

IBM System/360およびSystem/370の小型モデルでは、制御ストアにプロセッサ アーキテクチャとチャネル アーキテクチャの両方のマイクロコードが含まれています。チャネルにサービスが必要な場合、ハードウェアは CPU マイクロコードからサイクルを奪い、チャネル マイクロコードを実行します。

一部のプロセッサはサイクル スチールを可能にするように設計されていたか、少なくとも簡単にサポートされていました。これはMotorola 6800およびMOS 6502システムに当てはまり、CPU が 1 クロック サイクルおきにしかメモリにアクセスしないという設計上の特徴によるものでした。CPU クロックの 2 倍の速度で動作する RAM を使用することで、2 番目のシステムは 1 クロック サイクルおきにタイミングを計って CPU 間にアクセスをインターリーブすることができました。これは、メイン メモリをフレーム バッファとして使用してディスプレイを更新するために広く使用されていました。1970 年代後半の一般的な RAM は 2 MHz で動作していたため、ほとんどのマシンの CPU は約 1 MHz で動作していました。BBC Micro は4 MHz の RAM を確保し、CPU を 2 MHz で動作させました。

もう 1 つの一般的な解決策は、命令とデータを格納する別々のメモリ バンク、または複数のデータ プールを使用することです。これらの場合、プロセッサが別のバンクを使用している間も、I/O システムはデータ メモリにアクセスできます。1 つの例はZilog Z80です。このシステムの M1 ラインは、プロセッサが命令を読み取っていることを示します。これらの命令が別のバンク (より一般的にはROM)にある場合、I/O システムはプロセッサに干渉することなく RAM にアクセスできます。

パイプライン処理など多くの要因により、現代のシステムではサイクル スチールを実現するのは困難です。パイプライン処理では、プリフェッチや同時実行要素が常にメモリにアクセスしているため、メモリ アクセスを忍び込ませるための予測可能なアイドル時間がほとんどありません。DMA は、外部デバイスが RAM にアクセスするための唯一の正式かつ予測可能な方法です。

この用語は、さまざまな外部バスとコントローラが通常異なる速度で実行され、CPU の内部操作が I/O バス操作と密接に結び付けられなくなった現代のコンピュータ アーキテクチャ (66 〜 100 MHz 以上) ではあまり一般的ではありません。

降下中にランデブー レーダーによる予期せぬサイクル スチールが発生し、アポロ 11 号の着陸は中止される寸前でしたが、誘導コンピューターの設計により、優先度の低いタスクを中止して着陸を続行することができました。

IBM 1130の「サイクル スチール」は実際には DMA です。メモリ アクセス中は CPU クロックが停止されるからです。いくつかの I/O コントローラは、この方法で RAM にアクセスします。これらのコントローラは、固定の優先順位方式によって自己調停を行います。ほとんどのコントローラは、システムの命令実行能力への影響を最小限に抑えるために、意図的に RAM アクセスのペースを調整しますが、グラフィック ビデオ アダプタなどの他のコントローラはより高速で動作し、システムの速度を低下させる場合があります。

1130 のサイクル スチール コンセプトにより、CPU プログラムは I/O デバイスで操作を開始し、I/O デバイスが操作を実行している間にメインライン プログラムを続行できます。このように動作する各 I/O デバイスは、必要なときに CPU からサイクルを取得します (スチールします)。

CPU は、データ文字が転送されている間、1 サイクルだけ「拘束」されます。デバイスがサイクルを奪う頻度は、デバイスの種類によって異なります。

CPUはシステム上のどのI/Oデバイスよりもはるかに高速であるため、I/O操作の実行中にCPUが算術演算などの別の機能を同時に実行している場合があります。実際、複数のI/O操作が互いに、また他のCPU機能と重複している場合があります。^[1]

サイクル スチールは、経済的な理由からビデオRAMがデュアル アクセスではないSinclair QLなどのマシンで、パフォーマンスの大幅な低下の原因となっていました。その結果、ZX8301 「マスター コントローラ」がメモリにアクセスしているときに、 M68008 CPU はメモリ バスへのアクセスを拒否され、同様の速度で同様のプロセッサを使用しているマシンと比較して、マシンのパフォーマンスが低下しました。