ARM コアテックス-X1

ARM Cortex-X1は、ARMのCortex-X Custom（CXC）プログラムの一環としてARM Holdingsのオースティン設計センターによって設計されたARMv8.2-A 64ビット命令セットを実装した中央処理装置です。 ^{[1] [2]}

Cortex-X1の設計はARM Cortex-A78をベースにしていますが、性能、電力、面積（PPA）のバランスではなく、純粋に性能を重視して再設計されています。^[1]

Cortex-X1 は、3K マクロ OP (MOP) キャッシュを備えた 5 ワイド デコードアウトオブオーダー スーパースカラー設計です。サイクルごとに 5 つの命令と 8 つの MOP をフェッチし、サイクルごとに 8 つの MOP と 16 の μOP をリネームしてディスパッチできます。アウトオブオーダー ウィンドウ サイズは 224 エントリに増加しました。バックエンドには 15 の実行ポートがあり、パイプラインの深さは 13 ステージで、実行レイテンシは 10 ステージです。また、4x128b SIMD ユニットも備えています。^{[3] [4] [5] [6]}

ARMは、Cortex-X1はARM Cortex-A77よりも整数演算性能が30%、機械学習性能が100%高速であると主張している。^{[3] [4] [5] [6]}

Cortex-X1はARMのDynamIQテクノロジーをサポートしており、 ARM Cortex-A78ミッドコアやARM Cortex-A55リトルコアと組み合わせて使用​​することで高性能コアとして使用される予定です。 ^{[1] [2]}

• 約20%のパフォーマンス向上（A77から+30%）^[7]
  • 30%高速な整数
  • 機械学習のパフォーマンスが100%高速化
• 順序外ウィンドウのサイズが 160 エントリから 224 エントリに増加しました
• 最大 4x128b SIMD ユニット (2x128b から)
• シリコン面積が15%増加
• 5方向デコード（4方向から）
• 8 MOP/サイクルのデコードされたキャッシュ帯域幅（6 MOP/サイクルから）
• 64 KB L1D + 64 KB L1I (32/64 KB L1 から)
• 最大 1 MB/コア L2 キャッシュ (最大 512 KB/コアから)
• 最大 8 MB L3 キャッシュ (最大 4 MB から)

Cortex-X1は、Cortex-X Custom（CXC）プログラムのパートナーにSIPコアとして提供されており、その設計により、他のSIPコア（ GPU、ディスプレイコントローラ、DSP、イメージプロセッサなど）と1つのダイに統合してシステムオンチップ（SoC）を構成するのに適しています。 ^{[1] [2]}

• サムスンエクシノス2100 ^[8]
• Qualcomm Snapdragon 888(+) ^{[壊れたアンカー] [9]}
• グーグルテンソル^[10]

• ARM Cortex-A78、関連する高性能マイクロアーキテクチャ
• ARM Neoverse V1 (Zeus)、Cortex-X1 のサーバー姉妹コア
• ARMv8-A コア、ARMv8 ファミリーの比較