ARM ビッグ、リトル

ARM big.LITTLEは、 Arm Holdingsが開発したヘテロジニアスコンピューティング アーキテクチャであり、比較的バッテリーを節約できる低速のプロセッサコア（LITTLE）と、比較的強力で電力を大量に消費するプロセッサコア（big ）を組み合わせています。その目的は、動的なコンピューティングニーズにうまく適応し、クロックスケーリングのみよりも消費電力が少ないマルチコアプロセッサを作成することです。ARMのマーケティング資料では、一部のアクティビティで最大75％の電力使用量を節約できることを約束しています。^{[1]最も一般的には、ARM big.LITTLEアーキテクチャは}、マルチプロセッサシステムオンチップ（MPSoC） を作成するために使用されます。

2011年10月、big.LITTLEはCortex-A7とともに発表された。Cortex -A7は、Cortex-A15とアーキテクチャ的に互換性があるように設計された。^[2] 2012年10月、ARMはCortex-A53とCortex-A57（ARMv8-A）コアを発表した。これらも相互互換性があり、big.LITTLEチップで使用できる。^[3] ARMはその後、Computex 2013でCortex-A12を発表し、続いて2014年2月にCortex-A17を発表した。Cortex-A12とCortex-A17はどちらも、Cortex-A7とbig.LITTLE構成で組み合わせることもできる。^{[4] [5]}

CMOSロジックの特定のライブラリでは、ロジックが 1 秒あたりに切り替わる回数が増えるとアクティブ電力が増加し、トランジスタの数が増えるとリーク電力が増加します。そのため、高速に動作するように設計された CPU は、電力を節約するように設計された CPU とは異なります。非常に高速なアウトオブオーダーCPU が非常に低速でアイドル状態になっている場合、リーク電力がはるかに少ない (トランジスタが少ない) CPU で同じ作業を行うことができます。たとえば、より小さな (トランジスタが少ない)メモリ キャッシュを使用したり、アウトオブオーダー実行を削除するなど、より単純なマイクロアーキテクチャを使用したりすることができます。big.LITTLE は、同じシステムで電力と速度の両方を最適化する方法です。

実際には、big.LITTLE システムは驚くほど柔軟性に欠ける場合があります。1 つの問題は、IC が提供する電源およびクロック ドメインの数と種類です。これらは、オペレーティング システムが提供する標準の電源管理機能と一致しない場合があります。もう 1 つは、CPU が同等の能力を持たなくなり、適切なソフトウェア タスクを適切な CPU に一致させることが難しくなることです。これらの問題のほとんどは、電子機器とソフトウェアをより柔軟にすることで解決されています。

big.LITTLE設計では、カーネルに実装されたスケジューラに応じて、異なるプロセッサコアを配置する方法が3つあります^[6]。[7]

クラスター化モデルアプローチは、プロセッサを「大きな」または「小さな」コアの同一サイズのクラスターに配置する最初の最も単純な実装です。オペレーティングシステムのスケジューラは、一度に 1 つのクラスターしか認識できません。プロセッサ全体の負荷が低から高に変化すると、システムは他のクラスターに移行します。その後、すべての関連データは共通のL2 キャッシュを通過し、アクティブなコアクラスターの電源がオフになり、もう 1 つのクラスターがアクティブになります。キャッシュコヒーレントインターコネクト (CCI) が使用されます。このモデルは、 Samsung Exynos 5 Octa (5410)に実装されています。 ^[8]

カーネル内スイッチャー (IKS) による CPU 移行では、「大きな」コアと「小さな」コアをペアにして、 1 つのチップに複数の同一ペアが存在する可能性があります。各ペアは、いわゆる仮想コアとして動作し、一度に (完全に) 電源が投入されて実行される実際のコアは 1 つだけです。需要が高い場合は「大きな」コアが使用され、需要が低い場合は「小さな」コアが使用されます。仮想コアの需要が変化すると (高いと低いの間)、着信コアの電源が投入され、実行状態が転送され、発信コアがシャットダウンされ、新しいコアで処理が続行されます。切り替えはcpufreqフレームワークによって行われます。完全な big.LITTLE IKS 実装は、Linux 3.11 で追加されました。big.LITTLE IKS は、クラスター移行 (§ クラスター化された切り替え) の改良版であり、主な違いは、各ペアがスケジューラから見えることです。

より複雑な配置では、「big」コアと「LITTLE」コアを非対称にグループ化します。1 つのチップに 1 つまたは 2 つの「big」コアと多数の「LITTLE」コアを配置することも、その逆も可能です。Nvidia は、Tegra 3 システムオンチップの低電力「コンパニオン コア」でこれに似たものを作成しました。

big.LITTLEアーキテクチャの最も強力な使用モデルは、すべての物理コアを同時に使用できるヘテロジニアス マルチプロセッシング（HMP）です。この場合、優先度の高いスレッドや計算負荷の高いスレッドは「big」コアに割り当てることができ、バックグラウンドタスクなどの優先度の低いスレッドや計算負荷の低いスレッドは「LITTLE」コアで実行できます。^[9]

このモデルは、Exynos 5 Octaシリーズ（5420、5422、5430）以降のSamsung Exynosに実装されています。 ^{[10] [11]} Apple A11以降のApple Aシリーズプロセッサに実装されています。^[12]

ペア配置により、既存の動的電圧および周波数スケーリング(DVFS) 機能を使用して、オペレーティング システムに対して透過的に切り替えを行うことができます。カーネル内の既存の DVFS サポート ( Linux など) は、周波数/電圧のリストを確認し、既存のハードウェアと同様に、必要に応じて切り替えます。ただし、ローエンド スロットは「Little」コアをアクティブにし、ハイエンド スロットは「Big」コアをアクティブにします。これは、2012 年以来 Linux の「deadline」CPU スケジューラ (同じ名前の I/O スケジューラと混同しないでください) によって提供されている初期のソリューションです。^[13]cpufreq

あるいは、すべてのコアをカーネルスケジューラに公開し、各プロセス/スレッドが実行される場所を決定することもできます。これは非ペア配置に必要ですが、ペアコアでも使用できる可能性があります。これはカーネルスケジューラに固有の問題を引き起こします。カーネルスケジューラは、少なくとも現代のコモディティハードウェアでは、SMPシステム内のすべてのコアが異種ではなく同等であると想定できました。2019年にLinux 5.0に追加されたEnergy Aware Schedulingと呼ばれる機能は、コアを異なる方法で考慮するスケジューラの例です。^{[14] [15]}

• コア間で移行されるワークロードをより細かく制御します。スケジューラがコア間でタスクを直接移行するため、カーネルのオーバーヘッドが削減され、それに応じて電力節約を増やすことができます。
• スケジューラに実装すると、IKS に実装されている cpufreq フレームワークよりも切り替えの決定が速くなります。
• 非対称クラスター (例: 2 つの Cortex-A15 コアと 4 つの Cortex-A7 コア) を簡単にサポートする機能。
• すべてのコアを同時に使用して、IKS と比較して SoC のピーク パフォーマンス スループットを向上させる機能。

2017 年 5 月、ARM は big.LITTLE の後継として DynamIQ を発表しました。^[16] DynamIQ により、マルチコア プロセッサの設計時に柔軟性と拡張性が向上すると期待されています。big.LITTLE とは対照的に、クラスター内のコアの最大数が Armv8.2 CPU の場合は 8、Armv9 の場合は 12、Armv9.2 の場合は 14 に増加し^{[17] 、単一クラスター内でさまざまなコア設計が可能になり、クラスターの合計数は最大 32 になります。このテクノロジでは、コアあたりの電圧制御がより細かくなり、L2 キャッシュ速度も高速化されます。ただし、DynamIQ は以前の ARM 設計と互換性がなく、当初は}Cortex-A75およびCortex-A55 CPU コアとその後継製品でのみサポートされます。

• デビッド・ジンマン (2013 年 1 月 25 日)。「big.LITTLE MP ステータス 2013 年 1 月 25 日」。LWN.net。2013年1月 25 日閲覧。
• Nicolas Pitre (2012 年 2 月 15 日)。「ARM big.LITTLE の Linux サポート」。LWN.net。2012年10 月 18 日閲覧。
• Paul McKenney (2012 年 6 月 12 日)。「A big.LITTLE scheduler update」。LWN.net。2012年10 月 18 日閲覧。
• Jake Edge (2012 年 9 月 5 日)。「KS2012: ARM: ちょっとしたアップデート」。LWN.net。2012年10月 18 日閲覧。
• Jon Stokes (2011 年 10 月 20 日)。「ARM の新しい Cortex A7 は Android スーパーフォン向けにカスタマイズされています」。Ars Technica。2012年10 月 31 日閲覧。
• Andrew Cunningham (2012 年 10 月 30 日)。「ARM が新しい Cortex-A53 および Cortex-A57 設計で 64 ビット化」。Ars Technica。2012年10 月 31 日閲覧。

• big.LITTLE処理
• ARM CortexTM-A15 および Cortex-A7 を使用した big.LITTLE 処理 (PDF) (完全な技術説明)