AMDインスティンクト

MI6は、16 GBのGDDR5メモリを搭載し、 TDPが150 W未満のPolaris 10ベースのパッシブ冷却カードです。^{[ 1 ] [ 2 ]} 5.7 TFLOPS（FP16およびFP32 ）のMI6は、ニューラルネットワークのトレーニングよりも推論に主に使用されることが期待されています。MI6のピーク倍精度（FP64）演算性能は358 GFLOPSです。^{[ 15 ]}

MI8はFijiベースのカードで、R9 Nanoに類似しており、TDPは175W未満です。^{[ 1 ]} MI8は4GBの高帯域幅メモリを搭載しています。8.2TFLOPS（FP16およびFP32）のMI8は推論向けです。MI8のピーク（FP64）倍精度演算性能は512GFLOPSです。^{[ 16 ]}

MI25はHBM2メモリを使用するVegaベースのカードです。MI25のパフォーマンスはFP32数値を使用した場合12.3 TFLOPSになると予想されています。MI6およびMI8とは対照的に、MI25は低精度の数値を使用した場合にパフォーマンスを向上させることができ、それに伴いFP16数値を使用した場合24.6 TFLOPSに達すると予想されています。MI25はパッシブ冷却で300W未満のTDPに定格されています。MI25はまた、1/16レートで768 GFLOPSのピーク倍精度（FP64）を提供します。^{[ 17 ]}

MI50とMI60は、GCN 5アーキテクチャのVega20をベースとしています。これらは1/2レートのFP64をサポートし、Radeonブランドを冠する最後のInstinctカードであるとともに、ディスプレイ出力機能も備えています。

CDNA1カードは、レンダリング関連のリソースをすべて削除する一方で、マトリックス処理ユニットを追加しました。

MI300AとMI300Xは、高性能コンピューティング（HPC）および生成型人工知能（AI）ワークロード向けに最適化されたCDNA 3アーキテクチャを採用したデータセンター向けアクセラレータです。CDNA 3アーキテクチャは、TSMCのCoWoS（チップ・オン・ウェハ・オン・サブストレート）やInFO（インテグレーテッド・ファンアウト）などの先進的なパッケージング技術を活用したスケーラブルなチップレット設計を特徴としており、複数のチップレットを単一のインターポーザ上に統合します。チップレットはAMDのInfinity Fabricによって相互接続され、チップレットとホストシステム間の高速かつ低遅延のデータ転送を実現します。

MI300Aは、24個のZen 4 CPUコアと4個のCDNA 3 GPUコアを統合した高速処理ユニット（APU）であり、GPUセクションには合計228個のCUと128GBのHBM3メモリが搭載されています。Zen 4 CPUコアは5nmプロセスノードに基づいており、x86-64命令セットに加え、AVX-512およびBFloat16拡張機能をサポートしています。Zen 4 CPUコアは汎用アプリケーションを実行でき、GPUコアのホスト側演算を提供します。MI300Aのピーク性能は、FP64で61.3 TFLOPS（FP64マトリックスで122.6 TFLOPS）、FP16で980.6 TFLOPS（スパース性で1961.2 TFLOPS）であり、メモリ帯域幅は5.3 TB/sです。 MI300AはPCIe 5.0およびCXL 2.0インターフェースをサポートしており、これにより異種システム内の他のデバイスやアクセラレータとの通信が可能になります。

MI300Xは、CPUコアをGPUコアとHBMメモリに置き換えた専用の生成AIアクセラレータで、合計304個のCU（CUあたり64コア）と192GBのHBM3メモリを搭載しています。MI300Xは、自然言語処理、コンピュータビジョン、ディープラーニングなどの生成AIアプリケーションを高速化するように設計されています。MI300Xのピーク性能は、TP32で653.7TFLOPS（スパース性ありで1307.4TFLOPS）、FP16で1307.4TFLOPS（スパース性ありで2614.9TFLOPS）であり、メモリ帯域幅は5.3TB/sです。MI300Xは、PCIe 5.0およびCXL 2.0インターフェースに加え、AMDハードウェア上で生成AIアプリケーションを開発および展開するための統一されたプログラミングモデルとツールを提供するAMDのROCmソフトウェアスタックもサポートしています。^{[ 18 ] [ 19 ] [ 20 ]}

MI350XとMI355Xは、CDNA 4アーキテクチャに基づいて構築されたデータセンターアクセラレータで、高度なAIトレーニングおよび推論ワークロードを対象としています。TSMCの3 nm（N3）プロセスで製造され、高性能チップレット設計を採用し、8 TB/sの帯域幅を持つ288 GBのHBM3Eメモリを搭載しています。^{[ 21 ]} CDNA 4は、FP8およびFP16に加えて、低精度フォーマットFP4およびFP6のネイティブサポートを導入し、MI355XでFP4演算を最大9.2 PetaFLOPSまで向上させています。^{[ 22 ]}このアーキテクチャは、GPUチップレットとホストシステム間の高速かつ低遅延のデータ転送のために、AMDのInfinity Fabricインターコネクトを維持しています。この設計はCDNA 3に基づいて構築されており、大規模なAI展開のための拡張性とエネルギー効率の両方を向上させています。

以下のソフトウェアは、2022年現在、Radeon Open Computeメタプロジェクトの下に再編成されています。