Loading article…
10 Gigabit Attachment Unit Interface ( XAUI / ˈ z aʊ i / ZOW -ee ) は、IEEE 802.3 規格の第 47 項で定義されている10 Gigabit Ethernet (10GbE) のMAC層とPHY層の間でXGMII (10 Gigabit Media Independent Interface)を拡張するための標準規格です。この名称は、10 を意味するローマ数字のX と「 Attachment Unit Interface 」の頭文字を組み合わせたものです。
MAC側のXGXS（XGMIIエクステンダーサブレイヤ）、PHY側のXGXS、およびそれらの間に配置されるXAUIで構成されるXGMIIエクステンダーの目的は、XGMIIの動作距離を延長し、インターフェース信号の数を削減することです。応用例としては、回路基板上に分散配置された10ギガビットイーサネットシステムにおいて、MACコンポーネントとPHYコンポーネント間の物理的な分離を拡張することが挙げられます。
XGMII Extenderには以下の特徴があります。
以下は、XGXSとXAUIの主要な概念の一覧です。
Reduced Pin eXtended Attachment Unit Interface ( RXAUI ) は、Marvell [ 2 ]と Dune Networks [ 3 ] (後にBroadcom [ 4 ]に買収) が独自に開発した改良版で、インターフェースのピン数を減らすことでポート密度を高めることを目的としています。標準の XAUI の 4 レーン (3.125 Gbit/s で動作) は、6.25 Gbit/s の 2 レーンに置き換えられます 。そのため、集積回路の 16 ピン (4 つの送信差動ペア + 4 つの受信差動ペア) で、1 つの XAUI ポートまたは 2 つの RXAUI ポートを提供できます。
仕様では、XAUI から RXAUI へのアダプタも定義されており、 Verilog RTL コードとして実装が提供されています。 [ 2 ] FPGAベンダーは、IP ブロックとして独自の実装を提供しています。[ 5 ] [ 6 ]
XAUIをオプションのXGMIIエクステンダーとして実装する主な目的は、プリント基板上の配線によって実装されるチップ間（集積回路間）インターフェースとしての機能を実現することです。XGMIIは電気的に約7cmの距離に制限されますが、XGMIIエクステンダーを使用すると約50cmまでの距離に対応できます。
XGMIIエクステンダーは、XGMIIの10 Gbit/sデータレート をサポートします。10 Gbit/s MACデータストリームは、XGMIIで4つのレーンに変換されます（送信の場合は調整サブレイヤ、受信の場合はPHYによって）。各レーンのバイトストリームは、XGXSによって8b/10bエンコードされ、公称レート3.125ギガボーでXAUIを介して送信されます。XGMIIエクステンダーのPHY側のXGXS（PHY XGXS）とRS側のXGXS（DTE XGXS）は、独立したクロックで動作することができます。
XGMIIエクステンダーは、調整サブレイヤおよびPHYデバイスに対して透過的であり、DTE送信および受信データパス上で同様の機能で対称的に動作します。XGMIIエクステンダーは、論理的には、各方向にXAUIデータパスで相互接続された2つのXGXSで構成されています。一方のXGXSは、DTE送信パスではXAUIデータパスの送信元として、受信パスでは宛先として機能します。もう一方のXGXSは、送信パスでは宛先として、受信パスでは送信元として機能します。各XAUIデータパスは、4つのシリアルレーンで構成されています。XGMIIエクステンダーのすべての仕様は、XGMIIからXAUI、そしてXGMIIへの変換を前提として記述されていますが、指定されたすべての変換が行われたかのようにXGMIIエクステンダーが動作する限り、他の手法を用いることもできます。その一例として、10GBASE-LX4 8b/10b PHYでオプションのXAUIを使用する場合が挙げられます。この場合、調整サブレイヤへのXGXSインターフェースが、PHYに必要なPCSおよびPMA機能を提供します。この場合、XAUIのPHY側にはXGXSレイヤは必要ありません。ただし、PHYのジッタ要件を満たすために、XAUIで発生したジッタを除去する手段が必要になる場合があります。