スタックマシン

コンピュータサイエンス、コンピュータエンジニアリング、プログラミング言語の実装 において、スタックマシンとは、主なやり取りがプッシュダウンスタックとの間で短命の一時値を移動するコンピュータプロセッサまたは仮想マシンのことです。ハードウェアプロセッサの場合は、ハードウェアスタックが使用されます。スタックを使用すると、必要なプロセッサレジスタの数が大幅に削減されます。スタックマシンは、追加のロード/ストア操作または複数のスタックでプッシュダウンオートマトンを拡張するため、チューリング完全です。

スタック マシン命令のほとんどまたはすべては、オペランドがスタックから取得され、結果がスタックに格納されることを前提としています。スタックは 2 つ以上の入力または複数の結果を簡単に保持できるため、豊富な操作セットを計算できます。スタック マシン コード ( p コードと呼ばれることもあります) では、命令には操作を命令するオペコードのみが含まれることが多く、定数、レジスタ、またはメモリ セルを識別する追加のフィールドはありません。これはゼロ アドレス形式と呼ばれます。 ^[1]命令の大部分に明示的なアドレスが含まれないように動作するコンピューターは、ゼロ アドレス命令を使用していると言われています。^[2]これにより、命令のデコードが大幅に簡素化されます。分岐、ロード即値、およびロード/ストア命令には引数フィールドが必要ですが、スタック マシンは、これらの頻繁なケースがオペコードとともにコンパクトなビットグループに収まるように調整することがよくあります。以前の結果からのオペランドの選択は、命令を順序付けすることによって暗黙的に行われます。スタック マシン命令セットの中には、ハードウェアを直接駆動するのではなく、仮想マシンの解釈実行を目的としたものがあります。

整数定数オペランドは、PushまたはLoad Immediate命令によってプッシュされます。メモリは、メモリ アドレスを含む、またはスタック内の値からアドレスを計算する別のLoadまたは命令によってアクセスされることがよくあります。すべての実用的なスタック マシンには、明示的なアドレス計算なしでローカル変数と形式パラメータにアクセスするためのロード/ストア オペコードのバリエーションがあります。これは、現在のスタック最上位アドレスからのオフセット、または安定したフレーム ベース レジスタからのオフセットによって行うことができます。 Store

命令セットは、データ レジスタやメイン メモリ セルではなく、式スタックでのみ機能するポストフィックス (逆ポーランド記法) 演算を使用して、ほとんどの ALU アクションを実行します。ほとんどの算術式はポストフィックス記法に簡単に変換できるため、これは高級言語を実行するのに非常に便利です。

たとえば、式A *( B - C )+( D + E ) を逆ポーランド記法でA B C - * D E + + と書きます。これを単純な架空のスタック マシンでコンパイルして実行すると、次の形式になります。

                 # スタックの内容 (左端 = 上 = 最新):
 A # Aを押す
 B # BAを押す
 C#CBAをプッシュ
 # BC A を引く
 # A*(BC) を掛ける
 D # DA*(BC) を押す
 E を押す # EDA*(BC)
 # D+EA*(BC) を加える
 # A*(BC)+(D+E) を加える

算術演算「減算」、「乗算」、「加算」は、スタックの最上位の 2 つのオペランドに対して実行されます。コンピュータは、スタックの最上位 (最新の) 値から両方のオペランドを取得します。コンピュータは、計算された差、合計、または積でこれらの 2 つの値を置き換えます。つまり、命令のオペランドはスタックから「ポップ」され、その結果がスタックに「プッシュ」されて、次の命令に備えられます。

スタック マシンでは、式スタックと呼び出し/戻りスタックが分離されているか、または 1 つの統合構造になっています。分離されている場合は、スタック マシンの命令をパイプライン化して、相互作用を減らし、設計の複雑さを軽減できるため、通常はより高速に実行されます。

コンパイルされたスタックコードの最適化は十分に可能です。コンパイラ出力のバックエンド最適化は、コードを大幅に改善し、^{[3] [4]}潜在的にパフォーマンスを向上させることが実証されており、コンパイラ自体のグローバル最適化により、さらなる向上が達成されます。^[5]

一部のスタック マシンには、レジスタ ファイルとして実装された、サイズが制限されたスタックがあります。ALU はインデックスを使用してこれにアクセスします。大きなレジスタ ファイルでは多くのトランジスタが使用されるため、この方法は小規模なシステムにのみ適しています。少数のマシンには、メモリ内の式スタックと別のレジスタ スタックの両方があります。この場合、ソフトウェアまたは割り込みによって、それらの間でデータを移動できます。一部のマシンには、RAM 内の配列として実装された、サイズが無制限のスタックがあり、メモリ アクセスを減らすために、いくつかの「スタックの最上部」アドレス レジスタによってキャッシュされます。明示的な「メモリからのロード」命令を除き、オペランドの使用順序はデータ スタック内のオペランドの順序と同じであるため、優れたプリフェッチを簡単に実現できます。

を考えてみましょうX+1。これはLoad X; Load 1;にコンパイルされますAdd。スタックが完全に RAM に格納されている場合、これはメモリ内スタックの暗黙的な書き込みと読み取りを行います。

• Xをロードし、メモリにプッシュ
• 1をロードし、メモリにプッシュ
• メモリから2つの値をポップし、加算して結果をメモリにプッシュします。

合計 5 つのデータ キャッシュ参照。

次のステップは、スタック マシンまたはスタック最上位レジスタを 1 つ持つインタープリタです。上記のコードでは、次の処理が実行されます。

• X を空の TOS レジスタにロードする (ハードウェア マシンの場合)か、 TOS レジスタをメモリにプッシュし、X を TOS レジスタにロードする (インタープリタの場合)
• TOSレジスタをメモリにプッシュし、TOSレジスタに1をロードします。
• 左オペランドをメモリからポップし、TOSレジスタに追加してそこに残します。

最悪の場合、合計 3 つのデータ キャッシュ参照が発生します。通常、インタープリタは空を追跡しません。追跡する必要がないためです。スタック ポインタより下のものはすべて空でない値であり、TOS キャッシュ レジスタは常にホットに保たれます。ただし、プログラムとスタックには短いデータ値と長いデータ値が混在するため、一般的な Java インタープリタはスタックの最上部をこのようにバッファリングしません。

ハードワイヤード スタック マシンに 2 つ以上のトップ スタック レジスタ、またはレジスタ ファイルがある場合、この例ではすべてのメモリ アクセスが回避され、データ キャッシュ サイクルは 1 つだけになります。

一度に2つの値のみをレジスタに保持し、事前に定義されたオペランドの限定されたセットを使用して、追加のオペランド、関数、サブルーチンを定義することで拡張できるこのような方法の説明は、1961年にロバートS.バートンによって会議で初めて提供されました。 ^{[6] [7]}

ハードウェアで直接実行されるスタック命令セットの例としては、

• コンラート・ツーゼによるZ4 （1945年）コンピュータは2段スタックを持っていた。^{[8] [9]}
• バローズの大規模システムアーキテクチャ（1961年以降）
• イングリッシュ・エレクトリックKDF9マシン。1964年に初めて出荷されたKDF9は、19段の深いプッシュダウン式演算レジスタスタックと、サブルーチンの戻りアドレス用の17段の深いスタックを持っていた。
• コリンズラジオコリンズアダプティブプロセッシングシステムミニコンピュータ（CAPS、1969年以降）とロックウェルコリンズアドバンストアーキテクチャマイクロプロセッサ（AAMP、1981年以降）。^[10]
• 1981年4月27日に発表されたゼロックスダンデライオンとゼロックスデイブレイクは、メモリを節約するためにスタックマシンアーキテクチャを採用しました。^{[11] [12]}
• UCSD Pascal p-machine ( Pascal MicroEngineや他の多くのマシンと同様に) は、仮想スタック マシンにコンパイルすることで、命令セットが貧弱で RAM が少ない初期の 8 ビット マイクロプロセッサ上で完全な学生プログラミング環境をサポートしました。
• MU5およびICL 2900 シリーズ。ハイブリッド スタックおよびアキュムレータ マシン。アキュムレータ レジスタは、メモリ スタックの最上位データ値をバッファリングします。ロードおよびストア オペコードのバリアントは、そのレジスタがメモリ スタックにスピルされるか、そこからリロードされるかを制御します。
• HP 3000 (クラシック、PA-RISC ではない)
• HP FOCUSマイクロプロセッサをベースにしたHP 9000システム。^[13]
• Tandem Computers T/16。HP 3000 と似ていますが、レジスタ スタックがメモリ スタックにスピルされるタイミングやメモリ スタックから補充されるタイミングをマイクロコードではなくコンパイラが制御します。
• アトメルMARC4マイクロコントローラ^[14]
• RTX2000、RTX2010、F21 ^[16]、PSC1000 ^{[17] [18]}などのいくつかの「Forthチップ」^[15]
• Setun Ternary コンピュータは、スタック を使用してバランスのとれた 3 進法を実行しました。
• Bernd Paysanの4stackプロセッサには4つのスタックがあります。^[19]
• Charles H. Mooreが設計したPatriot Scientific のIgniteスタック マシンは、機能密度のベンチマークをリードしています。
• サーブ・エリクソン・スペース・トール放射線耐性マイクロプロセッサ^[20]
• Inmos トランスピュータ。
• ZPU FPGAシステムを監視するために設計された物理的に小さなCPU 。^[21]
• GreenArrays社の144プロセッサGA144チップのF18Aアーキテクチャ^{[22] [23] [24]}
• 一部のテクニカル ハンドヘルド電卓では、括弧キーの代わりに、キーボード インターフェイスで逆ポーランド記法を使用しています。これはスタック マシンの一種です。プラス キーは、2 つのオペランドがユーザーに見えるスタックの最上位の正しい位置にすでにあることを前提としています。

ソフトウェアで解釈される 仮想スタック マシンの例:

• Whetstone ALGOL 60インタプリタコード^[25]は、Burroughs B6500の一部の機能のベースとなった。
• UCSDのパスカルpマシン。バロウズのマシンによく似ている。
• ニクラウス・ヴィルトのPコードマシン
• 雑談
• Java仮想マシン命令セット (抽象命令セットのみがスタック ベースであることに注意してください。たとえば、HotSpot、Sun Java 仮想マシンは、実際のインタープリタをソフトウェアで実装するのではなく、手書きのアセンブリ スタブとして実装します)
• WebAssemblyバイトコード
• .NET Framework (ECMA 335)の共通中間言語(CIL) 命令セット用の仮想実行システム(VES)
• Forthプログラミング言語、特に統合仮想マシン
• AdobeのPostScript
• インコプログラミング言語
• Sun MicrosystemsのSun Ray スマートカード識別用 SwapDrop プログラミング言語
• Adobe のActionScript仮想マシン 2 (AVM2)
• イーサリアムのEVM
• CPythonバイトコード インタープリタ
• Ruby YARVバイトコードインタープリタ
• Rubinius仮想マシン
• Unixのbs （プログラミング言語）は、まず入力言語形式を逆ポーランド記法に転置した後、仮想スタックマシンを使用してコマンドを処理します。
• Lua (プログラミング言語) C API
• Uxn仮想マシン
• オープンネットワークスマートコントラクト用のTON仮想マシン（TVM）

純粋なスタック マシンは、同じオブジェクトの複数のフィールドにアクセスする手順には非常に非効率的です。スタック マシン コードは、ポインター + オフセット計算ごとにオブジェクト ポインターを再ロードする必要があります。この問題の一般的な修正方法は、スタック マシンにレジスタ マシン機能を追加することです。つまり、アドレスを保持するための専用の可視レジスタ ファイルと、ロードと簡単なアドレス計算を行うためのレジスタ スタイルの命令です。レジスタを完全に汎用的にすることはまれです。その場合、式スタックとポストフィックス命令を使用する強い理由がないためです。

もう 1 つの一般的なハイブリッドは、レジスタ マシン アーキテクチャから始めて、スタック マシンのプッシュまたはポップ操作をエミュレートする別のメモリ アドレス モードを追加することです: 'memaddress = reg; reg += instr.displ'。これは、DECのPDP-11ミニコンピュータで初めて使用されました。^{[26]この機能は、} VAXコンピュータやMotorola 6800およびM68000マイクロプロセッサに引き継がれました。これにより、初期のコンパイラでより単純なスタック メソッドを使用できるようになりました。また、スタック インタプリタやスレッド コードを使用する仮想マシンも効率的にサポートされました。ただし、この機能では、レジスタ マシン自体のコードを純粋なスタック マシン コードほどコンパクトにすることはできませんでした。また、実行速度は、レジスタ アーキテクチャに適切にコンパイルした場合よりも遅くなりました。スタックの先頭ポインタを、各プログラム ステートメント全体で常に上下させるよりも、たまに (呼び出しまたは戻りごとに 1 回) 変更する方が高速であり、メモリ参照を完全に回避するとさらに高速になります。

最近では、いわゆる第2世代スタックマシンがアドレスレジスタとして機能する専用のレジスタ群を採用し、データスタックからメモリアドレス指定のタスクをオフロードしています。たとえば、MuP21は「A」と呼ばれるレジスタに依存していますが、最近のGreenArraysプロセッサは2つのレジスタ、AとBに依存しています。^[23]

Intel x86 ファミリのマイクロプロセッサは、ほとんどの操作にレジスタ スタイル (アキュムレータ) 命令セットを備えていますが、 8086 および 8088 用の iAPX87 (8087) コプロセッサにまで遡る、 x87、Intel 8087浮動小数点演算にはスタック命令を使用します。つまり、プログラマがアクセスできる浮動小数点レジスタはなく、80 ビット幅、8 レベルの深さのスタックのみがあります。x87 は、操作の実行に x86 CPU の支援に大きく依存しています。

現在のほとんどのコンピューター (あらゆる命令セット スタイル) とほとんどのコンパイラは、メモリ内の大きな呼び出し/戻りスタックを使用して、現在アクティブなすべてのプロシージャまたは関数の短命のローカル変数と戻りリンクを整理します。ネストされた各呼び出しはメモリ内に新しいスタック フレームを作成し、その呼び出しが完了するまで存続します。この呼び出し/戻りスタックは、命令内の特殊なアドレス レジスタと特殊なアドレス モードを介してハードウェアによって完全に管理される場合があります。または、汎用レジスタとレジスタ + オフセット アドレス モードを使用して、コンパイラが従う一連の規則にすぎない場合もあります。または、その中間である場合もあります。

この手法はレジスタ マシンでもほぼ普遍的であるため、これらすべてのマシンをスタック マシンと呼ぶのは役に立ちません。この用語は、式スタックとスタックのみの算術命令を使用して単一のステートメントの各部分を評価するマシンに対して一般的に使用されます。

コンピュータは、一般的に、プログラムのグローバル変数と、現在の最も内側のプロシージャまたは関数、つまり最上位のスタック フレームのローカル変数への直接的で効率的なアクセスを提供します。呼び出し元のスタック フレームの内容の「上位レベル」アドレス指定は通常必要なく、ハードウェアによって直接サポートされていません。必要な場合、コンパイラはフレーム ポインターを追加の隠しパラメータとして渡すことでこれをサポートします。

一部の Burroughs スタック マシンは、特殊なアドレス モードと、すべての外部スコープのフレーム アドレスを保持する特別な「表示」レジスタ ファイルを使用して、ハードウェアで直接上位レベル参照をサポートしています。現在、MCST Elbrusのみがハードウェアでこれを実現しています。Niklaus Wirth がCDC 6000用の最初のPascalコンパイラを開発したとき、フレーム ポインタの完全な配列を常に更新するよりも、フレーム ポインタをチェーンとして渡す方が全体的に高速であることに気付きました。このソフトウェア メソッドは、上位レベル参照がない C などの一般的な言語にもオーバーヘッドを追加しません。

同じ Burroughs マシンは、タスクまたはスレッドのネストもサポートしていました。タスクとその作成者は、タスク作成時に存在していたスタック フレームを共有しますが、作成者の後続のフレームやタスク自身のフレームは共有しません。これは、レイアウト図がサワロサボテンの幹と枝に似たサボテン スタックによってサポートされていました。各タスクには、そのスタックと所有するフレームを保持する独自のメモリ セグメントがありました。このスタックのベースは、作成者のスタックの中央にリンクされています。従来のフラット アドレス空間を持つマシンでは、作成者のスタックとタスク スタックは、1 つのヒープ内の別々のヒープ オブジェクトになります。

一部のプログラミング言語では、外部スコープのデータ環境が必ずしも時間的にネストされているわけではありません。これらの言語では、プロシージャの「アクティベーション レコード」が、線形スタックに追加されたスタック フレームとしてではなく、個別のヒープ オブジェクトとして編成されます。

ローカル変数やパラメータの命名がないForthのような単純な言語では、スタック フレームには戻り分岐アドレスとフレーム管理オーバーヘッドしか含まれません。そのため、戻りスタックにはフレームではなく戻りアドレスのみが保持されます。戻りスタックはデータ値スタックとは別になっており、呼び出しのセットアップと戻りのフローを改善します。

スタックマシンは、レジスタの配列に値を保持するレジスタマシンとよく比較されます。レジスタマシンは、この配列にスタックのような構造を格納できますが、レジスタマシンにはスタックインターフェイスを回避する命令があります。レジスタマシンは、スタックマシンよりも優れた性能を発揮します。 ^[27]また、スタックマシンはハードウェアシステムではニッチな存在であり続けています。しかし、スタックマシンは、その単純さと実装の容易さから、仮想マシンの実装によく使用されます。 ^[28]

スタック マシンはコード密度が高い。6 ビット以下に簡単に収まる一般的なスタック マシン命令とは対照的に、レジスタ マシンはオペランドを選択するために ALU 命令ごとに 2 つまたは 3 つのレジスタ番号フィールドを必要とする。最も密度の高いレジスタ マシンは、命令あたり平均約 16 ビットとオペランドである。レジスタ マシンは、ロード ストア オペコードに広いオフセット フィールドも使用する。スタック マシンのコンパクトなコードでは、当然キャッシュに収まる命令の数が増えるため、キャッシュ効率が向上し、メモリ コストが削減されるか、または所定のコストでメモリ システムが高速化される。さらに、ほとんどのスタック マシン命令は非常に単純で、1 つのオペコード フィールドまたは 1 つのオペランド フィールドのみで構成される。したがって、スタック マシンは各命令をデコードするのにほとんど電子リソースを必要としない。

プログラムは、スタック マシンにコンパイルすると、レジスタ マシンまたはメモリ間マシンにコンパイルする場合よりも多くの命令を実行する必要があります。すべての変数ロードまたは定数には、その値を使用する命令内にバンドルされるのではなく、独自の個別のロード命令が必要です。分離された命令は単純で実行が高速になる場合がありますが、命令の総数は依然として多くなります。

ほとんどのレジスタ インタプリタは、レジスタを番号で指定します。ただし、ホスト マシンのレジスタはインデックス付き配列でアクセスできないため、仮想レジスタにはメモリ配列が割り当てられます。したがって、レジスタ インタプリタの命令は、生成されたデータを次の命令に渡すためにメモリを使用する必要があります。このため、レジスタ インタプリタは、微細プロセス ルール (つまり、回路速度を向上させない高速トランジスタ、Haswell x86 など) で製造されたマイクロプロセッサでは大幅に遅くなります。これらのマイクロプロセッサでは、メモリ アクセスに複数のクロックが必要ですが、レジスタ アクセスには 1 クロックしかかかりません。レジスタ ファイルの代わりにデータ転送回路を備えたスタック マシンの場合、スタック インタプリタは、スタックの上位のいくつかのオペランドにホスト マシンのメモリではなくホスト マシンのレジスタを割り当てることができます。

スタック マシンでは、命令で使用されるオペランドは常に固定位置 (スタックの一番下、ハードウェア設計では常にメモリ位置 0 になる可能性がある) からの既知のオフセット (スタック ポインターで設定) にあり、貴重なキャッシュ内またはCPU 内ストレージを非常に多くのメモリ アドレスやインデックス番号の格納に使用せずに済みます。これにより、このようなレジスタとキャッシュを非フロー計算で使用するために保存できます。^{[引用が必要]}

業界の一部では、スタックマシンはレジスタマシンよりも一時値とローカル変数のデータキャッシュサイクルをより多く実行すると考えている。 ^[29]

スタック マシンでは、一時値はメモリにスピルされることが多いですが、レジスタが多数あるマシンでは、これらの一時値は通常レジスタに残ります。(ただし、これらの値は、プロシージャの定義、基本ブロックの最後にある「アクティベーション フレーム」にスピルされるか、少なくとも割り込み処理中にメモリ バッファにスピルされる必要があります。) メモリにスピルされた値は、より多くのキャッシュ サイクルを追加します。このスピルの影響は、スタックの先頭の値をバッファリングするために使用される非表示レジスタの数、ネストされたプロシージャ呼び出しの頻度、およびホスト コンピュータの割り込み処理速度によって異なります。

最適化コンパイラを使用するレジスタマシンでは、最もよく使用されるローカル変数がスタックフレームメモリセルではなくレジスタに残るのが一般的です。これにより、それらの値の読み取りと書き込みのためのデータキャッシュサイクルのほとんどが排除されます。ライブ変数分析を実行し、重要な変数を長期間スタック上に保持するための「スタックスケジューリング」の開発は、この問題に役立ちます。^{[3] [4] [5]}

一方、レジスタ マシンは、ネストされたプロシージャ呼び出しにわたって、多くのレジスタをメモリに吐き出す必要があります。吐き出すレジスタとそのタイミングの決定は、呼び出しの動的な深さではなく、コンパイル時に静的に行われます。これにより、高度なスタック マシン実装よりもデータ キャッシュ トラフィックが多くなる可能性があります。

レジスタ マシンでは、共通部分式(同じ結果値で複数回使用される部分式) は 1 回だけ評価され、その結果は高速レジスタに保存されます。その後の再利用には時間やコードのコストはかからず、レジスタ参照のみになります。この最適化により、単純な式 (たとえば、変数 X またはポインタ P のロード) だけでなく、あまり一般的ではない複雑な式も高速化されます。

対照的に、スタック マシンでは、結果を 2 つの方法のいずれかで格納できます。まず、結果をメモリ内の一時変数を使用して格納できます。格納とそれに続く取得には、追加の命令と追加のデータ キャッシュ サイクルが必要です。これを実行しても、部分式の計算にメモリからのフェッチよりも時間がかかる場合にのみメリットがあります。ほとんどのスタック CPU では、ほとんどの場合これが当てはまります。単純な変数とポインター フェッチでは、アクセスごとに 1 つのデータ キャッシュ サイクルという同じコストがすでにかかっているため、この方法は役に立ちません。などの式では、かろうじてメリットがあります。これらの単純な式は、連結型言語X+1以外の言語で記述されたプログラムで、冗長で最適化可能な式の大部分を占めています。最適化コンパイラは、プログラマがソース コードで回避できた冗長性についてのみメリットがあります。^{[引用が必要]}

2 番目の方法は、計算された値をデータ スタックに残し、必要に応じて複製します。この方法では、スタック エントリをコピーする操作を使用します。スタックの深さは、CPU で使用可能なコピー命令に対して十分浅くなければなりません。手書きのスタック コードでは、このアプローチがよく使用され、汎用レジスタ マシンのような速度を実現します。^{[30] [9]}残念ながら、最適な「スタック スケジューリング」のアルゴリズムは、プログラミング言語では広く使用されていません。

最近のマシンでは、データ キャッシュから変数をフェッチする時間は、基本的な ALU 操作に必要な時間よりも数倍長くなることがよくあります。メモリのロードを、その変数を必要とする命令より数サイクル早く開始できれば、プログラムは停止することなくより速く実行されます。複雑なマシンでは、深いパイプラインと、一度に多くの命令を調べて実行する「アウトオブオーダー実行」によってこれを実現できます。レジスタ マシンでは、はるかに単純な「インオーダー」ハードウェア、浅いパイプライン、および少しだけスマートなコンパイラを使用しても、これを実現できます。ロード ステップは別の命令になり、その命令はコード シーケンスのかなり早い段階で静的にスケジュールされます。コンパイラは、その間に独立したステップを配置します。

メモリアクセスのスケジュールには、明示的で予備のレジスタが必要です。マイクロアーキテクチャの一部をプログラマに公開しなければ、スタックマシンでは不可能です。式 AB - の場合、B はマイナスステップの直前に評価され、プッシュされる必要があります。スタックの並べ替えやハードウェアマルチスレッドがなければ、ロード B が完了するのを待っている間に、比較的有用なコードを入れることができません。スタックマシンは、一度に多くの命令をカバーする深い順序外実行パイプラインを持つか、またはより可能性が高いのは、ロードが完了する間に他のワークロードで作業できるようにスタックを並べ替えるか、Unisys A9 システムのように、異なるプログラムスレッドの実行をインターレースするかのいずれかによって、メモリ遅延を回避できます。^[31]しかし、今日のますます並列化している計算負荷を考えると、これは過去に考えられていたほどの欠点ではないかもしれません。

スタックマシンはレジスタマシンのオペランドフェッチ段階を省略することができる。^[30]例えば、Java Optimized Processor (JOP)マイクロプロセッサでは、スタックの上位2つのオペランドがレジスタファイルよりも高速なデータ転送回路に直接入る。^[32]

Tomasulo アルゴリズムは、データが利用可能になると命令を発行することで、命令レベルの並列性を見つけます。概念的には、スタック内の位置のアドレスは、レジスタ ファイルのレジスタ インデックスと変わりません。この考え方により、スタック マシンで Tomasulo アルゴリズムの アウトオブオーダー実行が可能になります。

スタックマシンにおけるアウトオブオーダー実行は、多くの理論的および実際的な困難を軽減または回避するようです。^[33]引用された研究は、そのようなスタックマシンが命令レベルの並列性を活用できることを示しており、その結果得られるハードウェアは命令のデータをキャッシュする必要があります。このようなマシンは、スタックへのほとんどのメモリアクセスを効果的にバイパスします。その結果、ロードストアアーキテクチャマシンに匹敵するスループット（クロックあたりの命令数）が達成され、コード密度ははるかに高くなります（オペランドアドレスが暗黙的であるため）。

研究で取り上げられた問題の 1 つは、ロード ストア アーキテクチャ マシンで 1 つの命令の作業を実行するのに約 1.88 個のスタック マシン命令が必要であることです。^[要出典]そのため、競合するアウトオブオーダー スタック マシンでは、命令を追跡するために約 2 倍の電子リソース (「発行ステーション」) が必要になります。これは、命令キャッシュとメモリ、および命令デコード回路の節約によって補われる可能性があります。

一部のシンプルなスタック マシンでは、個々のレジスタのレベルまで完全にカスタマイズされたチップ設計が採用されています。スタックの最上部のアドレス レジスタと N 個のスタックの最上部のデータ バッファは、個別のレジスタ回路、個別の加算器、およびアドホック接続から構成されています。

ただし、ほとんどのスタック マシンは、N 個のデータ バッファーがレジスタ ファイル内にまとめて格納され、読み取り/書き込みバスを共有する、より大きな回路コンポーネントから構築されています。デコードされたスタック命令は、その非表示のレジスタ ファイル上の 1 つ以上の連続アクションにマップされます。ロードと ALU 操作は最上位のいくつかのレジスタで実行され、暗黙のスピルとフィルは最下位のレジスタで実行されます。デコーダーにより、命令ストリームをコンパクトにすることができます。ただし、コード ストリームに、基礎となるレジスタ ファイルを直接操作する明示的なレジスタ選択フィールドがあれば、コンパイラーはすべてのレジスタをより有効に活用でき、プログラムの実行速度が向上します。

マイクロプログラムスタック マシンは、その一例です。内部のマイクロコード エンジンは、RISC のようなレジスタ マシン、または複数のレジスタ ファイルを使用するVLIWのようなマシンです。タスク固有のマイクロコードによって直接制御される場合、そのエンジンは、同じタスクの同等のスタック コードによって間接的に制御される場合よりも、サイクルごとにはるかに多くの作業を完了します。

HP 3000およびTandem T/16のオブジェクト コード トランスレータも別の例です。 ^{[34] [35]}これらは、スタック コード シーケンスを同等の RISC コード シーケンスに変換しました。軽微な「ローカル」最適化により、スタック アーキテクチャのオーバーヘッドの大部分が削除されました。予備のレジスタを使用して、繰り返しのアドレス計算が除外されました。変換されたコードには、元のマシンとターゲット マシンの不一致によるエミュレーション オーバーヘッドがまだたくさん残っていました。その負担にもかかわらず、変換されたコードのサイクル効率は、元のスタック コードのサイクル効率と一致しました。また、ソース コードを最適化コンパイラによってレジスタ マシンに直接再コンパイルすると、効率は 2 倍になりました。これは、スタック アーキテクチャとその非最適化コンパイラが、基盤となるハードウェアのパワーの半分以上を無駄にしていたことを示しています。

レジスタ ファイルは、データ キャッシュを介したメモリ参照に比べて帯域幅が広く、レイテンシが非常に低いため、コンピューティングに適したツールです。単純なマシンでは、レジスタ ファイルを使用すると、2 つの独立したレジスタの読み取りと 3 つ目のレジスタの書き込みをすべて 1 つの ALU サイクルで、1 サイクル以下のレイテンシで実行できます。一方、対応するデータ キャッシュは、1 サイクルあたり 1 つの読み取りまたは 1 つの書き込み (両方ではない) のみを開始でき、読み取りのレイテンシは通常 2 ALU サイクルです。これは、パイプライン遅延が 2 倍で、スループットが 3 分の 1 になります。1サイクルあたり 2 つ以上の命令を完了するAthlonなどの複雑なマシンでは、レジスタ ファイルを使用すると、4 つ以上の独立したレジスタの読み取りと他の 2 つのレジスタの書き込みをすべて 1 つの ALU サイクルで、1 サイクルのレイテンシで実行できます。一方、対応するデュアル ポート データ キャッシュは、1 サイクルあたり 2 つの読み取りまたは書き込みのみを開始でき、レイテンシは複数サイクルになります。これも、レジスタのスループットの 3 分の 1 になります。追加ポートを備えたキャッシュを構築するのは非常にコストがかかります。

スタックはほとんどのソフトウェアプログラムの構成要素であるため、使用されるソフトウェアが厳密にはスタックマシンではない場合でも、ハードウェアスタックマシンはプログラムの内部動作をより厳密に模倣する可能性があります。プロセッサレジスタは熱コストが高く、スタックマシンはより高いエネルギー効率を主張する可能性があります。^[22]

割り込みに応答するには、レジスタをスタックに保存し、次に割り込みハンドラコードに分岐する必要があります。多くの場合、スタックマシンは割り込みに対してより速く応答します。これは、ほとんどのパラメータがすでにスタック上にあり、それらをスタックにプッシュする必要がないためです。一部のレジスタマシンは、瞬時にスワップできる複数のレジスタファイルを用意することでこれに対処していますが^[36]、これによりコストが増加し、レジスタファイルの速度が低下します。

仮想スタック マシンのインタープリタは、レジスタ マシンのインタープリタよりも簡単に構築できます。メモリ アドレス モードを処理するロジックは、多くの命令で繰り返されるのではなく、1 か所にまとめられています。スタック マシンでは、オペコードのバリエーションも少なくなる傾向があります。1 つの汎用オペコードで、メモリ参照や関数呼び出しのセットアップの頻繁なケースとわかりにくいコーナー ケースの両方を処理できます。(ただし、同じ操作に短い形式と長い形式を追加することで、コード密度が向上することがよくあります。)

仮想スタックマシンのインタープリタは、他のスタイルの仮想マシンのインタープリタよりも遅くなることがよくあります。^[37]この速度低下は、現在のx86チップなどの深い実行パイプラインを備えたホストマシンで実行する場合、最も深刻になります。

一部のインタープリタでは、次のオペコードをデコードし、その特定のオペコードのステップに分岐するために、インタープリタはNウェイスイッチジャンプを実行する必要があります。オペコードを選択する別の方法は、スレッドコードです。ホストマシンのプリフェッチメカニズムは、インデックス付きまたは間接ジャンプのターゲットを予測してフェッチすることができません。そのため、ホストマシンの実行パイプラインは、ホストされたインタープリタが別の仮想命令をデコードするたびに再起動する必要があります。これは、他のスタイルの仮想マシンよりも仮想スタックマシンで頻繁に発生します。^[38]

一例として、Javaプログラミング言語が挙げられます。Javaの標準的な仮想マシンは8ビットスタックマシンとして指定されています。しかし、Androidスマートフォンで使用されているJavaのDalvik仮想マシンは、効率性を考慮して16ビットの仮想レジスタマシンです。算術命令は、4ビット（またはそれ以上）の命令フィールドを介してローカル変数を直接フェッチまたは保存します。^[39]同様に、Luaのバージョン5.0では、仮想スタックマシンをより高速な仮想レジスタマシンに置き換えました。^{[40] [41]}

Java仮想マシンが普及して以来、マイクロプロセッサは間接ジャンプのための高度な分岐予測器を採用してきました。 ^[42]この進歩により、Nウェイジャンプからのパイプラインの再開がほとんど回避され、スタックインタープリタに影響を与える命令カウントコストの多くが排除されます。

• スタック指向プログラミング言語
• 連結型プログラミング言語
• アプリケーション仮想マシンの比較
• SECDマシン
• アキュムレータマシン
• ベルトマシン
• ランダムアクセスマシン

• FPGA 内の自作 CPU — FPGA を使用した自作スタック マシン
• Mark 1 FORTH コンピュータ — 離散論理回路を使用した自作スタックマシン
• Mark 2 FORTH コンピュータ — ビットスライス/PLD を使用した自作スタック マシン
• 第 2 世代スタック コンピュータ アーキテクチャ — スタック マシンの歴史と設計に関する論文。