スワー

レジスタ内SIMD（SWAR ）は、「パックドSIMD」 ^{[ 1 ]}とも呼ばれ、プロセッサレジスタに含まれるデータに対して並列演算を実行するための技術です。SIMDは、単一命令複数データを意味します。

多くの現代の汎用コンピュータプロセッサには、SIMD用の機能があり、レジスタ群とそれらを利用する命令群が用意されています。SWAR は、SIMD 演算に優れた専用処理エンジンを使用するのではなく、これらのレジスタと命令を使用することを指します。また、さまざまな斬新なソフトウェアのトリックによって、当時 SIMD 用に設計されていなかった汎用レジスタと命令で SIMD を使用することも指します。^{[ 3 ]}

SWARアーキテクチャとは、レジスタの独立したサブワードまたはフィールドに格納されたデータに対して並列演算を実行することを明示的に目的とした命令を含むアーキテクチャのことである。SWAR対応アーキテクチャとは、その目的のために明示的に設計された命令が含まれていなくても、これらのフィールドに格納されたデータを独立して処理できるようにするのに十分な命令セットを含むアーキテクチャのことである。

1958年に稼働した最初の歴史的な例の1つは、リンカーン研究所のTX-2で、36ビット幅のメモリを持ち、ALUで1つの36ビット、または2つの18ビット、または4つの9ビットのサブワードで動作できる命令を備えていました。TX -2はSIMDという用語の発明よりも前に登場しました。^{[ 4 ]}

SWARアーキテクチャの初期の代表的な例としては、 MMX拡張セットを実装したIntel Pentium with MMXが挙げられる。一方、 Intel Pentiumにはそのような命令は含まれていなかったが、綿密な手動コーディングやコンパイラ技術を用いることで、SWARアーキテクチャとして動作させることができた。

初期のSWARアーキテクチャには、DEC Alpha MVI、ヒューレット・パッカードのPA-RISC MAX、シリコン・グラフィックス社のMIPS MDMX、サン社のSPARC V9 VISなどがあります。MMXと同様に、SWARの命令セットの多くは、より高速なビデオコーディングを目的としています。^{[ 5 ]}

ウェスリー・A・クラークは1950年代に分割サブワードデータ操作を導​​入しました。これはSWARの非常に初期の先駆けと見なすことができます。レスリー・ランポートは1975年に「フルワード命令による複数バイト処理」 ^{[ 6 ]}というタイトルの論文でSWAR技術を発表しました。

1996年にインテルがMMXマルチメディア命令セット拡張機能を導入したことで、SIMD並列処理機能を備えたデスクトッププロセッサが普及した。当初、これらの命令は手書きのアセンブリコードでしか使用できなかった。

1996年秋、ハンク・ディーツ教授はパデュー大学電気・コンピュータ工学部で、学部生向けのコンパイラ構築コースの講師を務めていた。このコースでは、学生にMMXをターゲットとしたシンプルなコンパイラを構築する一連のプロジェクトを課した。入力言語は、MasParのMPLのサブセット方言であるNEMPL（Not Exactly MPL）だった。

学期が進むにつれて、授業担当のティーチングアシスタントであるランドール（ランディ）・フィッシャーは、MMXにはNEMPLコンパイラのバックエンド構築を困難にする多くの問題があることに気づいた。例えば、MMXには16ビットデータの乗算命令はあるが、8ビットデータの乗算命令はない。NEMPL言語はこの問題を考慮していなかったため、プログラマは8ビット乗算を必要とするプログラムを作成できてしまう。

Intelのx86アーキテクチャだけがSIMDライクな並列命令を組み込んだアーキテクチャではなかった。SunのVIS、SGIのMDMX 、その他のマルチメディア命令セットは、いわゆるニューメディアアプリケーションをサポートするために、他社の既存の命令セットアーキテクチャに追加されていた。これらの拡張機能は、データの精度やサポートされる命令の種類において大きな違いがあった。

ディーツとフィッシャーは、対象アーキテクチャの詳細を知らなくてもプログラミングがモデルをターゲットにできる、明確に定義された並列プログラミングモデルのアイデアの開発に着手した。このモデルはフィッシャーの博士論文の基礎となった。ディーツとフィッシャーは、ある日パデュー大学のMSEE棟にあるハンクのオフィスで「SWAR」という頭字語を考案した。^{[ 7 ]} これは、この形式の並列処理、この種の処理をネイティブに実行するように設計されたアーキテクチャ、そしてフィッシャーの博士論文である汎用プログラミングモデルを指している。

これらの大きく異なるアーキテクチャ向けにコンパイルする問題については、LCPC98で発表された論文で議論された。^{[ 5 ]}

^{SWAR処理は、画像処理[ 8 ]} 、 暗号ペアリング^{[ 9 ]} 、 ラスター処理^{[ 10 ]} 、 計算流体力学^{[ 11 ]} 、 および通信^{[ 12 ]}で使用されています。

SWAR技術は、特別なハードウェアサポートのないシステムでも使用できます。 論理演算はビット単位で動作するため、レジスタの各ビットに対して独立して動作します。加算と減算の使用はより困難ですが、レーン間で不要な桁上がり伝播を避けるように注意すれば有効です。この桁上がり伝播を除けば、1回の64ビット加算または減算は、8回の8ビット加算または減算と同じです。

x2 := (x & 0x5555555555555555) + ((x >> 1) & 0x5555555555555555);

x4 := (x2 & 0x3333333333333333) + ((x2 >> 2) & 0x3333333333333333);

x8 := (x4 + (x4 >> 4)) & 0x0f0f0f0f0f0f0f0f;

x16 = x8 + (x8 >> 8); x32 = x16 + (x16 >> 16); x64 = x32 + (x32 >> 32); population_count = x64 & 0xff;

population_count = (x8 * 0x0101010101010101) >> 56;

x2 := x − ((x >> 1) & 0x5555555555555555);

x2 = x | x<<1; x4 = x2 | x2<<2; x8 = x4 | x4<<4; byte_map = ~x8 & 0x8080808080808080;

x7 = (x & 0x7f7f7f7f7f7f7f7f) + 0x7f7f7f7f7f7f7f7f;

x8 = x7 | x;

byte_map = ~(x8 | 0x7f7f7f7f7f7f7f7f);

x7 = x − 0x0101010101010101; byte_map = x7 & ~x & 0x8080808080808080;

days_table = 0xeefbb3 + (is_leap_year << 2); days_in_month = 28 + (days_table >> 2*month & 3);

• ビット操作
• ベクトルプロセッサ– 複数の数値の配列を一度に処理するコンピュータプロセッサ 
• SIMDエンジン：アレイプロセッサ、デジタル信号プロセッサ、ストリームプロセッサ。
• x86プロセッサ上の SWAR : MMX、3DNow!、SSE、SSE2、SSE3

• アグリゲート - SWAR: レジスタ内の SIMD
• ビット操作ハック
• ChessProgramming.orgのSIMDとSWARテクニックには、加算、減算、平均などの算術演算の例が含まれています。