SUP

計算神経科学において、SUPS（Synaptic Updates Per Second 、または以前はCUPS（Connections Updates Per Second ） ）は、神経ネットワークのパフォーマンスを測定する指標であり、神経科学、認知科学、人工知能、コンピュータ科学の分野で有用です。

ニューラルネットワークをシミュレートするように設計されたプロセッサまたはコンピュータの場合、SUPSはシミュレートされたニューロンの積として測定されます。${\displaystyle N}$平均接続性${\displaystyle c}$（シナプス）ニューロンあたり毎秒：

${\displaystyle SUPS=c\times N}$

シミュレーションの種類にもよるが、通常はシミュレーションされたシナプスの総数と等しい。

「非同期」動的シミュレーションでは、ニューロンがスパイクすると${\displaystyle \upsilon }$Hz、そのニューロンの活動によって引き起こされるシナプス更新の平均レートは${\displaystyle \upsilon cN}$ステップ同期シミュレーションでは${\displaystyle \Delta t}$1秒あたりのシナプス更新回数は${\displaystyle {\frac {cN}{\Delta t}}}$。 として${\displaystyle \Delta t}$は、連続する2つの求心性スパイク間の平均間隔よりもはるかに小さく選択する必要があり、これは、$\displaystyle \Delta t<{\frac {1}{\upsilon N}}}$シナプス更新の平均値は$\displaystyle \upsilon cN^{2}}$したがって、スパイク駆動型シナプスダイナミクスは、ニューロンあたりの計算複雑度が線形に増加するのに対し、 「同期」の場合の計算複雑度はO (N ^{2 ) である。 [ 1 ]}

1980年代に開発されたAdaptive Solutions社のCNAPS-1064デジタル並列プロセッサチップは、完全なニューラルネットワーク（NNW）です。ホストのコプロセッサとして設計され、 1Dアレイに配置された64個のサブプロセッサを備え、SIMDモードで動作します。各サブプロセッサは1つ以上のニューロンをエミュレートでき、複数のチップをグループ化できます。25MHzで1.28GMAC の性能を発揮します。^{[ 2 ]} 

1991年にシアトルでRN-100（12  MHz）シングルニューロンチップを発表した後、リコーはマルチニューロンチップRN-200を開発しました。これは16個のニューロンと、ニューロンあたり16個のシナプスを備えていました。このチップは独自のバックドロップアルゴリズムを使用してオンチップ学習機能を備えています。257ピンPGAパッケージで提供され、最大3.0Wを消費しました。3  GCPS（ 32 MHzで1 GCPS  ）が可能でした。 ^{[ 3 ]}

1991年から1997年にかけて、シーメンスはMA-16チップ、SYNAPSE-1、およびSYNAPSE-3ニューロコンピュータを開発しました。MA-16は、シストリックアレイを 形成するために組み合わせることができる高速マトリックス乗算器でした。50 MHzで800 MMACまたは400  MCPSのレートで、それぞれ16要素（16ビット）の4つのパターンと16個のニューロン値（16ビット）を処理できました。SYNAPSE3  -PC PCIカードには2つのMA-16が搭載されており、ピーク性能は2560  MOPS（1.28 GMAC）でした。3つのボードを使用すると 7160  MOPS（3.58 GMAC）になりました。 ^{[ 4 ]} 

2013年、Kコンピュータは、合計10.4兆個のシナプス（人間の脳の1%）を持つ17億3000万個のニューロンからなる神経ネットワークのシミュレーションに使用されました。このシミュレーションは、通常の活動レベル（平均4.4）での1秒間の脳活動をシミュレートするために40分間実行されました。このシミュレーションには1ペタバイトのストレージが必要でした。^{[ 5 ]}

• 失敗作
• SPECint
• SPECfp
• 乗算・累積演算
• 桁数（計算）
• シナプス