ページサイズ拡張

コンピューティングの世界では、ページサイズ拡張( PSE ) とは、従来の 4 KiBサイズよりも大きいページを可能にするx86プロセッサの機能を指します。これはオリジナルのPentiumプロセッサで導入されましたが、IntelによってPentium Proのリリース時に初めて公に文書化されました。^[1] CPUID命令を使用すると、x86 CPUで PSE が使用可能かどうかを識別できます。^[2]

次のシナリオを想像してください。アプリケーション プログラムが 1  MiB のメモリ ブロックを要求します。この要求を満たすには、ページングをサポートし、古いx86 CPU で実行されているオペレーティング システムは、それぞれ 4 KiB のページを256 ページ割り当てる必要があります。ページ ディレクトリとページ テーブルを維持するには、1 KiB のメモリ オーバーヘッドが必要です。

この 1 MiB のメモリにアクセスすると、256 個のページ エントリのそれぞれがトランスレーション ルックアサイド バッファ(TLB; 仮想アドレスから物理アドレスへの変換を記憶し、後続のメモリ要求でより高速に検索できるようにするキャッシュ) にキャッシュされます。TLB が乱雑になることは、1 つのメモリ ブロックに割り当てることができるものに対して複数のページ エントリを持つことの最大のデメリットの 1 つである可能性があります。TLB がいっぱいになると、TLB エントリを解放し、ページ ディレクトリとページ テーブルをメモリ内で「ウォーク」する必要があり、最後にメモリにアクセスして新しいエントリを TLB に取り込む必要があります。これはパフォーマンスに重大なペナルティを課すものであり、x86 アーキテクチャをより大きなページ サイズで拡張する最大の動機であった可能性があります。

PSE では、4 KiB ページとともに 4 MiB のページ サイズが存在できます。前述の 1 MiB 要求は、1 つの 4 MiB ページで簡単に満たされ、必要な TLB エントリは 1 つだけです。ただし、大きなページ サイズを使用すると、内部の断片化が発生するという欠点があります。

従来の 32 ビット保護モードでは、x86 プロセッサは 2 レベルのページ変換方式を使用します。この方式では、制御レジスタが CR3単一の 4 KiB 長のページ ディレクトリを指し、これが 1024 × 4 バイトのエントリに分割され、各エントリが 4 KiB 長のページ テーブルを指し、同様に 1024 × 4 バイトのエントリが 4 KiB 長のページを指します。

PSE を有効にすると (システム レジスタのビット 4 PSECR4を設定して)、このスキームが変更されます。ページ ディレクトリのエントリには、ビット 7 にPS(ページ サイズ) という名前の追加フラグがあります。このフラグは PSE がない場合には無視されていましたが、PS が 1 に設定されたページ ディレクトリ エントリは、ページ テーブルではなく、単一の大きな 4 MiB ページを指します。PS が 0 に設定されたページ ディレクトリ エントリは、PSE がない場合と同じように動作します。

CPUID命令を使用して確認したように、CPU で新しいPSE-36機能が利用できる場合は、通常の 10 ビットに加えてさらに 4 ビットが、大きなページを指すページ ディレクトリ エントリ内で使用されます。これにより、大きなページを 36 ビットのアドレス空間に配置できるようになります。

物理アドレス拡張(PAE) が使用される場合、大きなページのサイズは 4 MiB から 2 MiB に縮小され、PSE ビットに関係なく、PSE は常に有効になりますCR4。

• Intel 64 および IA-32 アーキテクチャ ソフトウェア開発者マニュアル
• Pentium プロセッサの 4M ページ サイズ拡張について (Robert R. Collins)