Loading article…
コンピューティングにおいて、PSE-36 ( 36 ビット ページ サイズ拡張) [1]は、物理メモリのアドレス指定機能を 32 ビットから 36 ビットに拡張し、最大 64 GB のメモリのアドレス指定を可能にするx86プロセッサ の機能を指します。 [2]物理アドレス拡張(PAE) 方式と比較すると、PSE-36 は 4 GB を超えるメモリのアドレス指定に対するよりシンプルな代替手段です。ページ サイズ拡張(PSE) モードと変更されたページ ディレクトリ テーブルを使用して、4 MB ページを 64 GB の物理アドレス空間にマッピングします。PSE-36 の欠点は、PAE とは異なり、4 GB を超えると 4 KB のページ粒度を持たないことです。[3]
PSE-36はPentium II Xeonとともにx86アーキテクチャに導入され、当初は「Intel Extended Server Memory Architecture」[2] [4] （ESMA [5]と略されることもある）の一部として宣伝されたが、このブランドにはやや古いPAEも含まれていた（そのため、 PAEのみをサポートしていたPentium Proは、ESMAの「サブセットサポート」のみを備えていると宣伝されていた）。[1]
PSE-36 の全盛期は比較的短かった。PSE-36 の主な利点は、PAE とは異なり、オペレーティング システムの内部をほとんど変更する必要がないことであり、そのため PSE-36 はWindows NT 4.0 Enterprise Editionの頃に適切な一時しのぎの手段であることが証明された[6] 。Windows 2000を含む新しい Microsoft オペレーティング システムはPAE のみをサポートしている[7] 。Linuxなどの一部のオペレーティング システムでは PSE-36 は完全にスキップされている[8]。それにもかかわらず、AMD とその後の Intel は、レガシー モードで動作する場合、64 ビット プロセッサで最大 40 ビットの PSE サポートを提供することを選択した。
手術
検出
PSE-36のサポートは、cpuidの結果の機能ビットのEDXビット17（0から数える）で示されます。（これは、同じレジスタのビット3で示される単純なPSEサポートとは異なるビットです）。[9] [10]
アクティベーションと使用
PSE-36 をアクティブ化するという点では、PSE をオンにするビットとは別のビットは存在しません。[10]プロセッサ (cpuid で示される) とチップセットが PSE-36 をサポートしている限り、PSE のみを有効にすると (システムレジスタのビット 4 PSECR4を設定することにより)、通常の 4 KB ページ (ただし 4 GB の範囲に制限されます) に加えて、大きな 4 MB ページ (64 GB の範囲) を使用できるようになります。[10]
CPUID命令を使用して確認されるように、CPUで新しいPSE-36機能が利用できる場合、PSEで使用される10ビットに加えてさらに4ビットが、大きなページを指すページディレクトリエントリ内で使用される。これにより、大きなページを36ビットのアドレス空間に配置できる。[10]
ページ ディレクトリ エントリ (PDE) の PS ビット (ビット 7) は、このエントリがページ テーブル (1024 個の 4 KiB ページを記述) を参照するか、1 つの 4 MB ページを参照するかを示します。通常モード、PSE モード、および PSE-36 モードの PDE 構造は次のとおりです。
- ページ属性テーブル。Pentium III以降、古い CPU の場合は 0 にする必要があります。
- 「ダーティ」ビット: そのページへの書き込みアクセスがあった場合、CPU によって 1 に設定されます。4 KiB ページの場合、このフラグは対応するページ テーブル エントリ (PTE) に存在します。
最大40ビットの拡張
AMDは、レガシーモードで動作しているときに、 PDEのビット20..13をAMD64プロセッサのページベースアドレスのビット39..32として解釈することで、この方式を40アドレスビットに拡張します。そのため、ビット21のみが予約されます（ゼロである必要があります）。ただし、CR4.PSEはロングモードでは無視され、PSEスタイルの4MBページはそのモードでは利用できないことに注意してください。[11]したがって、 PSE 4MBページを使用してAMD64レガシーモードでアドレス指定可能な物理メモリの合計量は1024GBです。[6] Tom Shanleyはこの拡張をPSE-40と呼んでいますが、[6]このような呼称は公式のAMDドキュメントには記載されていません。[11]
最新のインテルマニュアル（2014年2月）では、PSEで最大40ビットのサポートも示されています。ただし、インテルCPUでサポートされるPSEビットの正確な数はそれより少ない場合があり、CPUIDを使用してプロセッサでサポートされる最大物理アドレス幅を照会する必要があります。そのためには、関数80000008HでCPUIDを呼び出し、EAX[7:0]の結果を確認します。[12]
使用法
PSE-36 機能の実用性は、チップセットが 4 GB 以上の RAM をサポートしているかどうかにかかっています。Pentium II 時代のチップセットのほとんどは、これほどのメモリをサポートしていませんでした。Intel 440BX の一般的なデスクトップ チップセットでは最大 1 GB、440GX ワークステーション チップセットでは最大 2 GB でした。ハイエンド サーバーのIntel 450NXチップセットのみが 8 GB をサポートしていました。[2] [13]そのため、PSE-36 (ESMA) のサポートは、通常、サーバー向けに宣伝されていました。[4]
PSE-36をサポートする適切なオペレーティングシステムとして、Intelは1998年にMicrosoft Windows NT Server, Enterprise Edition 4.0と、おそらくは次期NT 5.0を宣伝しました。どちらもPSE36デバイスドライバ経由での使用が可能で、[1]ほとんどのオペレーティングシステムはPSE-36を認識せず（PSE36ドライバのみが一時的に有効にしました）、4GBを超えるサイズにアクセスするアプリケーションはこのドライバを呼び出す必要がありました。[6] Windows NT 4.0 Enterprise Editionは、このようにPSE-36機能を基本的にRAMディスクとして使用しました。[3] PSE36ドライバは、 SAP liveCache、[14] Microsoft SQL Server 7.0、[7] Oracle 8.1.5、[15] IBM DB2など、 Windows NT 4.0 Enterprise Editionサーバー上の一部のアプリケーションで使用されました。[16]しかし、後者のチューニング ドキュメントには、「残念ながら、ほとんどの場合、PSE-36 ドライバーを使用して得られるパフォーマンスの向上は目を見張るものではありません。多くの場合、PSE-36 ドライバーを使用した 8 GB のサーバーは、ドライバーなしの 4 GB で実行するよりも遅くなります。[...] 1 年以上にわたる実験とチューニングの後、Microsoft と IBM はパフォーマンスの向上が不十分なため PSE-36 のサポートを中止しました。このドライバーは Intel のベンダー向けにまだ提供されていますが、エンド カスタマーの使用には役立ちません。」と記載されています。[16]
Windows 2000 (NT 5.0) は、代替の PAE [3] と比較してパフォーマンスが低いため、PSE-36 をサポートしなくなりました。また、Windows 2000 では、PSE36 ドライバーの API が、 PAE を基盤として利用するAddress Windowing Extensions (AWE) と呼ばれる新しい API に置き換えられました。[7] [15] (AWE は、Windows 2000 の Datacenter Server および Advanced Server でのみ使用可能でした。) Windows アプリケーションは、結果として、Oracle 8.1.6 [15]や MS SQL Server 2000 などの新しい API に移行しました。[7]
PSE-36はLinuxでは使用されなかった。[8]
PAEと比較
物理アドレス拡張(PAE) は、36 ビットのアドレス指定も可能な PSE-36 の代替です。PSE-36 の利点は、ページ テーブルの階層が変更されず、ページ エントリが古い 32 ビット形式を維持し、64 ビットに拡張されないことです。PSE-36 の明らかな欠点は、64 GB の物理メモリには大きなページしか配置できず、小さなページは依然として物理メモリの最初の 4 GB にしか配置できないことです。[3]
Intel 拡張サーバー メモリ アーキテクチャ
インテル拡張サーバーメモリアーキテクチャは、コアプロセッサにPAE-36とPSE-36という2つの36ビットアドレス指定モードを含めるように定義されています。[1]
参照
参考文献
- ^ abcd 「Intel 拡張サーバー メモリ アーキテクチャ」(PDF)。Intel 注文番号: 243846-001。1998 年。2014年 3 月 1 日閲覧。
- ^ abc 「Netinfinity Performance Tuning with Windows NT 4.0」（PDF） . Redbooks.ibm.com. pp. 51–52 . 2014年3月1日閲覧。
- ^ abcd 「オペレーティング システムと PAE サポート」。Msdn.microsoft.com。2006 年 7 月 14 日。2014 年 3 月 1 日に取得。
- ^ ab Deni Connor (1998 年 12 月 7 日)。「8 ウェイ Xeon サーバーが登場」。Network World: ネットワーク知識のリーダー。Network World: 19。ISSN 0887-7661 。
- ^ Michael Missbach 、 Uwe M. Hoffmann (2000)。SAP ハードウェア ソリューション。Prentice Hall Professional。p. 62。ISBN 978-0-13-028084-8。
- ^ abcd Tom Shanley (2009). x86 命令セットアーキテクチャ. MindShare Press. pp. 578–579. ISBN 9780977087853。
- ^ abcde Sajal Dam (2004). SQL Server クエリパフォーマンスチューニング入門. Apress. p. 28. ISBN 978-1-4302-0407-7。
- ^ ab ダニエル P. ボヴェ;マルコ・チェザーティ (2005 年 11 月 17 日)。 Linux カーネルを理解する。 「オライリー・メディア株式会社」。 p. 52.ISBN 978-0-596-55491-0。
- ^ Intel プロセッサ識別と CPUID 命令 Wikiwix に 2013-07-24 アーカイブ、Intel アプリケーション ノート AP-485
- ^ abcd Tom Shanley (2005). The Unabridged Pentium 4: IA32 プロセッサの系譜. Addison Wesley Professional. pp. 732–736. ISBN 978-0-321-24656-1。
- ^ ab AMD Corporation (2012 年 9 月). 「第 2 巻: システムプログラミング」(PDF) . AMD64 アーキテクチャプログラマーズマニュアル(3.22 版). AMD Corporation. pp. 25–26 および 125–126 . 2014 年 2 月 17 日閲覧。
- ^ 「Intel 64 およびIA-32 アーキテクチャ ソフトウェア デベロッパーズ マニュアル、第 3A 巻: システム プログラミング ガイド、パート 1」(PDF)。Intel。p .「4-5」および「4-11」。PSE
-36 メカニズムがサポートされていない場合、M は 32 であり、この行は適用されません。PSE-36 メカニズムがサポートされている場合、M は 40 と MAXPHYADDR の最小値です (MAXPHYADDR = 32 の場合、この行は適用されません)。MAXPHYADDR の決定方法と PSE-36 メカニズムがサポートされているかどうかについては、セクション 4.1.4 を参照してください。[...] CPUID.80000008H:EAX[7:0] は、プロセッサでサポートされている物理アドレス幅を報告します。 (CPUID 機能 80000008H をサポートしていないプロセッサの場合、CPUID.01H:EDX.PAE [ビット 6] = 1 の場合は通常幅は 36、それ以外の場合は 32 です。) この幅は MAXPHYADDR と呼ばれます。MAXPHYADDR は最大 52 です。
- ^ Intel の Pentium II Xeon プロセッサ。Pentium II Xeon 用の新しいチップセット
- ^ 「liveCache < 7.4 は PSE36/AWE をどのように使用するのか」 Stechno.net。2003 年 4 月 4 日。2014年 3 月 1 日閲覧。
- ^ abc Michael R. Ault (2003-02-17). 「Linux および Windows で使用可能なメモリを増やす」(PDF) . ROBO Books ホワイト ペーパー。pp. 10–12 . 2014-03-01に取得。
- ^ ab Tuning IBM xSeries Servers for Performance (PDF) (第3版)。IBM SG24-5287-02。2002年6月。p. 97。2014年3月3日時点のオリジナル(PDF)からアーカイブ。