ルート複合体

PCI Express (PCIe) システムでは、ルート コンプレックスデバイスが CPU とメモリ サブシステムを、1 つ以上の PCIe または PCI デバイスで構成される PCI Express スイッチ ファブリックに接続します。ルート コンプレックスはPCI ルート ブリッジと呼ばれることもあります。^[2]

ルートコンプレックスは、ローカルバスを介して相互接続されたCPUに代わってトランザクション要求を生成します。ルートコンプレックスの機能は、チップセットやCPUに統合される場合があります。ルートコンプレックスには複数のPCI Expressポートが含まれる場合があり、複数のスイッチデバイスをルートコンプレックスのポートに接続したり、カスケード接続したりできます。^{[3] [4]}

PCIe ルート コンプレックスは、各エンドポイント デバイスからアクセス可能なホスト メモリ空間を定義する「タイプ 1 構成テーブル」のマスター コピーを保持します。さらに、各 PCIe エンドポイント デバイスは、ホスト システム メモリ内の独自のメモリ空間マップのマスター コピーを「タイプ 0 構成テーブル」として保持します。各デバイスのこの構成テーブルにより、ホストは PCIe デバイスのローカル メモリにアクセスできます。タイプ 1 とタイプ 0 の両方の構成テーブルは、列挙と呼ばれるプロセスによってルート コンプレックスを制御するホスト オペレーティング システムによってセットアップされ、バス ネットワークに接続されている各ブリッジとエンドポイント デバイスを照会して、システムのデバイス メモリ マップを構築します。同様に、PCIe ブリッジは、「タイプ 0 構成テーブル」を備えた階層型ルート コンプレックスとして機能します。