オンダイ終端

オンダイ終端( ODT ) は、伝送線路のインピーダンス整合のための終端抵抗器をプリント回路基板(PCB)ではなく半導体チップ内に配置した技術です。

低周波 (低速エッジ レート) アプリケーションでは、相互接続ラインを「集中」回路としてモデル化できます。この場合、「終端」の概念を考慮する必要はありません。低周波条件では、相互接続ワイヤのすべてのポイントは、任意の時点で他のすべてのポイントと同じ電圧を持つと想定できます。

ただし、ワイヤ、PCB トレース、ケーブル、またはコネクタの伝播遅延が大きい場合 (たとえば、遅延がデジタル信号の立ち上がり時間の 1/6 を超える場合)、「集中」回路モデルは有効ではなくなり、相互接続を伝送線路として解析する必要があります。伝送線路では、信号相互接続パスは、全長にわたって分布インダクタンス、静電容量、および抵抗を含む回路としてモデル化されます。

伝送ラインの信号の歪みを最小限に抑えるには、伝送ライン上のすべての位置のインピーダンスが、その長さ全体にわたって均一である必要があります。何らかの理由 (開回路、インピーダンスの不連続、異なる材料) でラインのどこかにインピーダンスが均一でない場所があると、インピーダンスの変化点での反射によって信号が修正され、歪みやリンギングなどが発生します。

信号パスにインピーダンスの不連続性、つまりインピーダンスの不整合がある場合、等価のインピーダンスを持つ終端インピーダンスがラインの不連続点に配置されます。これを「終端」と呼びます。たとえば、抵抗器をコンピュータのマザーボードに配置して高速バスを終端することができます。終端には、抵抗器を伝送ラインに接続する方法に応じて、いくつかの方法があります。並列終端と直列終端は、終端方法の例です。

必要な抵抗終端をマザーボード上に配置する代わりに、終端を半導体チップ内部に配置します。この技術は、オンダイ終端 (ODT と略記) と呼ばれます。

マザーボード上の終端抵抗は信号ラインの反射をある程度低減しますが、モジュール カード上のコンポーネント (DRAM モジュールなど) に接続するスタブ ラインから生じる反射を防ぐことはできません。コントローラからコンポーネントに伝搬する信号は、モジュール上のコンポーネントにつながるスタブでインピーダンスの不連続に遭遇します。スタブに沿ってコンポーネント (DRAM コンポーネントなど) に伝搬する信号は信号ラインに反射され、信号に不要なノイズが発生します。さらに、オンダイ終端により、マザーボード上の抵抗素子の数と複雑な配線を減らすことができます。したがって、システム設計はよりシンプルでコスト効率に優れています。

オンダイ終端は、他の回路ツリーとともに、DRAM シリコン上の抵抗器の複数の組み合わせで実装されます。DRAM 回路設計者は、異なるターンオン抵抗値を持つトランジスタの組み合わせを使用できます。DDR2 の場合、内部抵抗器には 150 オーム、75 オーム、50 オームの 3 種類があります。抵抗器を組み合わせて、チップの外部に適切な等価インピーダンス値を作成できます。これにより、マザーボードの信号線 (伝送線) がオンダイ終端操作信号によって制御されます。オンダイ終端値制御回路が存在する場合、DRAM コントローラは、DRAM 内にあるプログラム可能な構成レジスタを通じてオンダイ終端抵抗を管理します。DDR3 の内部オンダイ終端値は、120 オーム、60 オーム、40 オームなどです。

オンダイ ターミネーション (ODT) を利用するには、2 つの手順が必要です。まず、オンダイ ターミネーション (ODT) の値を DRAM 内で選択する必要があります。次に、ODT コントローラの ODT ピンを使用して、ODT を動的に有効/無効にすることができます。ODT を構成するには、さまざまな方法があります。DRAM では、デバイスの拡張モード レジスタを適切な ODT 値で設定することで構成されます。

DRAM デバイスの状態に応じて、同期および非同期のタイミング要件があります。基本的に、オンダイ終端 (ODT) はデータ転送の直前にオンになり、転送後すぐにオフになります。チャネルに複数の DRAM デバイスがロードされている場合、アクティブまたは非アクティブな DRAM のいずれかが信号を終端できます。この柔軟性により、最適な終端を必要に応じて正確に行うことができます。

DRAM の読み取りおよび書き込み操作でオンダイ終端 (ODT) がどのように機能するかを理解してみましょう。すべてのデータ グループ信号は、ポイントツーポイント シングルリングに該当します。データ グループ信号は、書き込み時に DRAM コントローラによって駆動され、読み取り時に DRAM メモリによって駆動されます。DRAM コントローラとメモリには ODT が装備されているため、PCB 上のこれらのルートに外部抵抗器は必要ありません。どちらの場合も (書き込み時の DRAM メモリと読み取り時の DRAM コントローラ) レシーバーは、適切なタイミングでオンダイ終端 (ODT) をアサートします。次の図は、書き込みおよび読み取りサイクル中にこれらのネットで見られるインピーダンスを示しています。

下の図のように、書き込みサイクル中にネット上で見られるインピーダンスの例を見てみましょう。書き込み中、DRAM デバイスの出力インピーダンスは約 45Ω です。SDRAM は 240Ω で実装することをお勧めします。RZQ 抵抗が 240Ω であると仮定すると、終端抵抗は、RZQ/4 のオンダイ終端 (ODT) を提供するように構成でき、40Ω の実効終端が得られます。

この図は、読み取りサイクル中に PCB ネットで見られるインピーダンスを示しています。読み取り中は、DRAM を RZQ/7 または 34 Ω の有効ドライブ インピーダンスに構成することをお勧めします (RZQ 抵抗が 240 Ω であると仮定)。DRAM コントローラ内のオンダイ終端 (ODT) の有効テブナン インピーダンスは 45 Ω になります。

次に、アドレス、制御、コマンド、およびクロック ルーティング グループを含むフライバイ信号について説明します。フライバイ信号は、DRAM コントローラからのフライバイ ルーティング、各 SDRAM のスタブ、および最後の SDRAM の後の終端で構成されます。この例では、アドレス、制御、およびコマンド グループは、39.2-2 抵抗を介して VTT に終端されます。

クロック ペアは、39.2Ω の抵抗を介して共通ノードに終端され、コンデンサに接続され、その後 VDDQ に接続されます。DRAM コントローラは、これらの信号を駆動するときに 45-2 の出力インピーダンスを示します。

• 導線上の信号の反射

^{[2] [3] [4] [5]}