Loading article…
MyHDL [1]はPythonベースのハードウェア記述言語（HDL）です。
MyHDL の機能は次のとおりです。
- MyHDL設計からVHDLおよびVerilogコードを生成する機能。 [2]
- Pythonでの複雑な計算に基づいて、VHDLまたはVerilogのテストベクトルを使用してテストベンチ（テストベンチの変換[3] ）を生成する機能。
- 信号のリストを変換する機能。[4]
- 出力検証を変換する機能。[5]
- Verilogとの協調シミュレーション機能[6]
- 従来のデータ型に依存しない高度なデータ型システム。MyHDL のトランスレータ ツールは、ターゲット言語で必要な場合に自動的に変換関数を記述します。
MyHDLはJan Decaluweによって開発されました。[7]
変換例
ここでは、MyHDL設計からVHDLやVerilogへの変換の例をいくつか見ることができます。[8]
小さな組み合わせ設計
この例は、小さな組み合わせ設計、具体的にはバイナリからグレイ コードへのコンバーターです。
def bin2gray ( B , G , width : int ):
"""グレーエンコーダー。
B -- 入力 intbv 信号、バイナリエンコード
G -- 出力 intbv 信号、グレーエンコード
width -- ビット幅
"""
@always_comb
def logic ():
Bext = intbv ( 0 )[ width + 1 :]
Bext [:] = B
for i in range ( width ):
G . next [ i ] = Bext [ i + 1 ] ^ Bext [ i ]
戻り ロジック
次のようにしてインスタンスを作成し、Verilog および VHDL に変換できます。
幅 = 8
B = シグナル( intbv ( 0 )[幅:])
G = シグナル( intbv ( 0 )[幅:])
bin2gray_inst = toVerilog ( bin2gray 、 B 、 G 、 幅)
bin2gray_inst = toVHDL ( bin2gray 、 B 、 G 、 幅)
生成された Verilog コードは次のようになります。
モジュールbin2gray ( B , G );
入力[ 7 : 0 ] B ;出力[ 7 : 0 ] G ;レジスタ[ 7 : 0 ] G ;
常に@( B ) begin : BIN2GRAY_LOGIC整数i ; reg [ 9-1 : 0 ]次;ベクト= 9'h0 ;ベクスト= B ; for ( i = 0 ; i < 8 ; i = i + 1 ) begin G [ i ] <= ( Bext [( i + 1 )] ^ Bext [ i ]);終わりの終わり
エンドモジュール
生成された VHDL コードは次のようになります。
ライブラリIEEE ; IEEE.std_logic_1164. allを使用します。 ; IEEE.numeric_std. allを使用します。; std.textio. allを使用します。
work.pck_myhdl_06.allを使用します。
エンティティbin2grayはポート( B : in unsigned ( 7 downto 0 ); G : out unsigned ( 7 downto 0 ) );エンティティbin2grayの終了;
bin2grayのアーキテクチャMyHDLは
始める
BIN2GRAY_LOGIC :プロセス( B )は変数Bext : unsigned ( 8 downto 0 ); begin Bext := to_unsigned ( 0,9 ) ; Bext := resize ( B , 9 ) ; for i in 0 to 8 - 1 loop G ( i ) < = ( Bext (( i + 1 )) xorBext ( i )); end loop ; end process BIN2GRAY_LOGIC ;
エンドアーキテクチャMyHDL ;
参照
- 無料EDAソフトウェアの比較
- EDAソフトウェアの比較
- 電子設計自動化(EDA)
- C から HDL へのコンパイラ
参考文献
- ^ 「ホーム」. myhdl.org .
- ^ 「Verilog および VHDL への変換 — MyHDL 0.11 ドキュメント」。
- ^ 「MyHDL 0.6 の新機能 — MyHDL 0.11 ドキュメント」。
- ^ 「MyHDL 0.6 の新機能 — MyHDL 0.11 ドキュメント」。
- ^ 「MyHDL 0.6 の新機能 — MyHDL 0.11 ドキュメント」。
- ^ 「Verilog との協調シミュレーション — MyHDL 0.11 ドキュメント」。
- ^ 「MyHDL: Python ベースのハードウェア記述言語 | Linux Journal」。
- ^ 「変換例 — MyHDL 0.11 ドキュメント」。