メモリスター

メモリスタは、並列コンピューティングメモリ技術で使用されるナノ電気回路要素です。本質的には、論理演算を実行して情報を保存できるメモリを備えた抵抗器であり、メモリスタの 3 端子実装です。

メモリスタは2端子回路素子として定義されていますが、1960年にバーナード・ウィドローによって開発されたメモリスタと呼ばれる3端子デバイスの実装がありました。メモリスタは、ウィドローによって開発されたADALINEと呼ばれるニューラルネットワークアーキテクチャの基本コンポーネントを形成しました。^{[1] [2]メモリスタは}MADALINEでも使用されました。

ある技術レポート^[3]では、メモリスタは次のように説明されている。

トランジスタと同様に、メモリスタは 3 端子素子です。2 つの端子間のコンダクタンスは、トランジスタのように瞬間値ではなく、3 番目の端子の電流の時間積分によって制御されます。再現可能な素子が作られており、連続的に可変 (アナログ記憶レベルは数千に及ぶ) で、通常、抵抗は 100 オームから 1 オームまで変化し、数ミリアンペアのめっき電流で約 10 秒でこの範囲をカバーします。適応は直流電流によって行われ、ニューロンの論理構造の感知は、メモリスタ セルのアレイに交流電流を流すことによって非破壊的に行われます。

チュアのメモリスタ理論と同様に、コンダクタンスは電流の時間積分によって制御されると説明されているため、ウィドローのメモリスタは、2 つの端子ではなく 3 つの端子を持つメモリスタの一種と見なすことができます。ただし、ウィドローのメモリスタの主な制限の 1 つは、ソリッド ステート回路素子ではなく電気メッキ セルから作られていることです。ウィドローのメモリスタの発明とほぼ同時期に人気が高まっていた 集積回路のスケーラビリティを実現するには、ソリッド ステート回路素子が必要でした。

ArXivの記事では、浮遊ゲートMOSFETやその他の3端子「メモリトランジスタ」は、メモリスタのメモリスティブシステムと同様の方法で動的システム方程式を使用してモデル化できる可能性があることが示唆されています。^[4]

• メモリスタ
• トランシター

• ウィキメディア・コモンズの Memistors に関連するメディア
• Memistor - シスコの研究