背景
デザインルールチェック(DRC)が成功すれば、レイアウトが設計・要求されたルールに準拠し、欠陥のない製造が可能であることが保証されます。しかし、それは実際に製造したい回路を正確に表しているかどうかを保証するものではありません。そこでLVSチェックが用いられます。
このようなプログラムの必要性はICの歴史の比較的早い段階で認識され、この比較を実行するプログラムは1975年には既に作成されていました。[ 1 ]これらの初期のプログラムは主にグラフ同型性 のレベルで動作し、回路図とレイアウトが実際に同一であるかどうかをチェックしていました。デジタルロジックの登場により、まったく同じ機能がさまざまな(同型ではない)方法で実装される可能性があるため、これは制約が大きすぎました。そのため、LVSは形式的等価性チェックによって拡張され、同型性を要求せずに2つの回路がまったく同じ機能を実行するかどうかをチェックするようになりました。[ 2 ]
チェック
LVSチェックソフトウェアは、回路の電気部品を表すレイアウトの描画形状と、それらの間の接続を認識します。このネットリストは、「LVS」ソフトウェアによって、類似の回路図または回路図のネットリストと比較されます。
LVSチェックは以下の3つのステップで行われます。
- 抽出: ソフトウェア プログラムは、レイアウト中に回路を表すために描かれたすべてのレイヤーを含むデータベース ファイルを受け取ります。次に、データベースを多数の領域ベースの論理演算に通して、図面で表現されている半導体コンポーネントをその構成レイヤーによって決定します。領域ベースの論理演算は、ポリゴン領域を入力として使用し、これらの演算から出力ポリゴン領域を生成します。これらの演算は、デバイス認識レイヤー、これらのデバイスの端子、配線導体とビア構造、およびピンの位置 (階層的接続点とも呼ばれる) を定義するために使用されます。デバイスを形成するレイヤーに対してさまざまな測定を実行でき、これらの測定結果をこれらのデバイスに添付できます。「良好な」配線 (導体) を表すレイヤーは通常、金属でできており、金属と呼ばれます。これらのレイヤー間の垂直接続は、多くの場合ビアと呼ばれます。
- 縮小処理:縮小処理中、ソフトウェアは抽出されたコンポーネントを可能な限り直列および並列の組み合わせにまとめ、レイアウトデータベースのネットリスト表現を生成します。同様の縮小処理は、「ソース」回路図ネットリストに対しても実行されます。
- 比較:抽出されたレイアウトネットリストは、回路図から取得したネットリストと比較されます。2つのネットリストが一致すれば、回路はLVSチェックに合格します。この時点で、回路は「LVSクリーン」であると言われます。(数学的には、レイアウトネットリストと回路図ネットリストは、グラフ同型性チェックを実行して等価性を確認することで比較されます。)
ほとんどの場合、レイアウトは初回LVSに合格しないため、レイアウトエンジニアはLVSソフトウェアのレポートを確認し、レイアウトに変更を加える必要があります。LVS中に発生する典型的なエラーには、次のものがあります。
- 短絡:本来接続されるべきではない2本以上の電線が接続されており、それらを分離する必要があります。
- 断線:接続されるべき配線や部品がぶら下がっていたり、部分的にしか接続されていません。これを修正するには、正しく接続する必要があります。
- 部品の不一致:誤った種類の部品が使用されています(例:標準Vt MOSデバイスの代わりに低Vt MOSデバイスが使用されています)。
- 不足しているコンポーネント:レイアウトに必要なコンポーネントが欠落しています。
- パラメータの不一致:ネットリスト内のコンポーネントにはプロパティが含まれる場合があります。LVS ツールは、これらのプロパティを目的の許容値と比較するように構成できます。この許容値が満たされない場合、LVS の実行はプロパティ エラーがあるとみなされます。チェックされるパラメータは完全に一致しない場合でも、LVS ツールの許容値が許容範囲内であれば合格となる場合があります。(例: 回路図内の抵抗器の抵抗値が 1000 (オーム) で、抽出されたネットリストに一致する抵抗器の抵抗値が 997 (オーム) で、許容値が 2% に設定されている場合、997 は 1000 の 2% 以内であるため、このデバイス パラメータは合格となります (997 は 1000 の 99.7% であり、許容される ±2% の許容誤差の 98% ~ 102% の範囲内です))。
ソフトウェア
無料ソフトウェア
- KLayout https://klayout.de/
- ネットジェンhttp://opencircuitdesign.com/netgen/
参考文献
- ↑ Baird, HS; Cho, YE (1975).アートワークデザイン検証システム. 第12回デザインオートメーション会議議事録. IEEE Press. pp. 414–420 .
- ↑ Fabio Somenzi および Andreas Kuehlmann、「等価性チェック」、第 4 章 (第 2 巻)、Lavagno、Martin、および Scheffer 著『集積回路のための電子設計自動化ハンドブック』、 ISBN 0-8493-3096-3