Loading article…
コンピュータアーキテクチャにおいて、サイクルあたりの命令数（IPC）は、一般的にクロックあたりの命令数と呼ばれ、プロセッサのパフォーマンスの1つの側面であり、クロックサイクルごとに実行される命令の平均数です。これは、命令あたりのサイクル数の逆数です。[1] [2] [3]
説明
初期の世代の CPU では、命令を実行するためのすべての手順を順番に実行していましたが、現代の CPU では多くの処理を並列に実行できます。クロック速度を 2 倍にし続けることは不可能であるため、命令パイプラインとスーパースカラー プロセッサ設計が進化し、CPU はさまざまな実行ユニットを並列に使用できるようになりました。つまり、入力される命令を先読みして最適化します。これにより、完了するサイクルあたりの命令数が 1 よりはるかに多くなり、以降の世代の CPU の速度向上の大きな要因となっています。
IPCの計算
IPC の計算は、一連のコードを実行し、それを完了するために必要なマシンレベルの命令の数を計算し、次に高性能タイマーを使用して実際のハードウェアでそれを完了するために必要なクロック サイクルの数を計算することによって行われます。最終結果は、命令の数を CPU クロック サイクルの数で割ることで得られます。
プロセッサの1 秒あたりの命令数と1 秒あたりの浮動小数点演算数は、サイクルあたりの命令数と、そのプロセッサのクロック レート(ヘルツで示される 1 秒あたりのサイクル数) を掛け合わせることで算出できます。1 秒あたりの命令数は、プロセッサの予想されるパフォーマンスのおおよその指標です。
クロックごとに実行される命令の数は、特定のプロセッサに対して一定ではありません。実行されている特定のソフトウェアがプロセッサ、さらにはマシン全体、特にメモリ階層とどのように相互作用するかによって異なります。ただし、特定のプロセッサ機能、複数の算術論理ユニットの存在(ALU は基本的な算術演算と論理演算を実行できるプロセッサ サブシステム)、および短いパイプラインにより、平均よりも高い IPC 値を持つ設計になる傾向があります。異なる命令セットを比較する場合、より単純な命令セットでは、同じチップ テクノロジを使用したより複雑な命令セットの実装よりも IPC の数値が高くなる可能性があります。ただし、より複雑な命令セットの方が、より少ない命令でより有用な作業を実行できる可能性があります。そのため、異なる命令セット (たとえば、x86 と ARM) 間の IPC 数値を比較することは通常意味がありません。
コンピュータの速度
コンピュータで実行できる有用な作業は、プロセッサの速度以外にも多くの要因によって決まります。これらの要因には、命令セット アーキテクチャ、プロセッサのマイクロアーキテクチャ、コンピュータ システムの構成 (ディスク ストレージシステムの設計、その他の接続デバイスの機能とパフォーマンスなど)、オペレーティング システムの効率、アプリケーション ソフトウェアの高レベル設計などがあります。
コンピュータのユーザーや購入者にとって、サイクルあたりの命令数よりもアプリケーションベンチマークの方が、システム パフォーマンスのより有用な指標となるのが一般的です。ただし、IPC は、クロック速度がコンピュータのパフォーマンスに関連する唯一の要素ではない 理由を示す例です。
参照
参考文献
- ^ Patterson, David A.; Hennessy, John L. (2014). コンピュータの構成と設計: ハードウェア/ソフトウェア インターフェイス。Morgan Kaufmann シリーズ コンピュータ アーキテクチャと設計 (第 5 版)。アムステルダム、ボストン: Elsevier/Morgan Kaufmann、Morgan Kaufmann は Elsevier の出版物です。ISBN 978-0-12-407726-3. OCLC 859555917.
- ^ ヘネシー、ジョン L.、パターソン、デビッド A. (2006-11-03)。コンピュータアーキテクチャ：定量的アプローチ。エルゼビア。ISBN 978-0-08-047502-8。
- ^ Stallings, William (2016).コンピュータの構成とアーキテクチャ: パフォーマンスのための設計(第 10 版). ボストン: Pearson-Prentice Hall. ISBN 978-0-13-410161-3。