定数分数弁別器

定分数弁別器( CFD ) は、パルスの傾きのゼロを見つけることでパルスの最大値を見つける数学的操作を模倣するように設計された電子信号処理装置です。信号によっては、鋭い最大値がなく、立ち上がり時間が短いものもあります。 ${\displaystyle t_{r}}$

CFD の一般的な入力信号は、プラスチックシンチレーション カウンターからのパルスです。これは、陽電子消滅実験の寿命測定に使用されるものなどです。シンチレーター パルスは、必要な時間分解能よりもはるかに長い同一の立ち上がり時間を持ちます。これにより、単純なしきい値トリガーが禁止され、トリガー時間が信号のピーク高さに依存します。この効果はタイム ウォークと呼ばれます(図を参照)。同一の立ち上がり時間とピーク形状により、固定しきい値ではなく、合計ピーク高さの一定の割合でトリガーすることができ、ピーク高さに依存しないトリガー時間が得られます。

時間デジタル コンバーターはタイムスタンプを割り当てます。時間デジタル コンバーターには、標準化された高さの高速立ち上がりエッジが必要です。プラスチックシンチレーション カウンターは、さまざまな高さの高速立ち上がりエッジを提供します。理論的には、信号を 2 つの部分に分割できます。1 つの部分は遅延され、もう 1 つの部分はローパス フィルター処理され、反転されてから、可変ゲインアンプで使用され、元の信号が目的の高さまで増幅されます。実際には、可変ゲイン アンプで高いダイナミック レンジを実現するのは難しく、アナログ コンピューターでは逆の値に問題があります。

入力信号は 3 つの要素に分割されます。 1 つの要素は時間 で遅延され( パルスの先端を強調するために小さな係数で乗算される場合があります)、コンパレータの非反転入力に接続されます。 1 つの要素は、このコンパレータの反転入力に接続されます。 1 つの要素は、別のコンパレータの非反転入力に接続されます。 しきい値は、別のコンパレータの反転入力に接続されます。 両方のコンパレータの出力は、AND ゲートを介して供給されます。 この定数分数の無い弁別器は、単なるコンパレータになります。 ${\displaystyle t_{d}}$${\displaystyle 0\ll t_{d}\leq t_{r}}$

したがって、 「弁別器」という言葉は別のもの（つまり、FM復調器）に使用されます。

多くの場合、ロジック レベルは、コンパレータによって提供される -15 V < 低 < 0 < 高 < 15 V から、CMOS ロジックに必要な 0 V < 低 < 1.5 V < 高 < 3.3 V にシフトされます。

ディスクリミネータが後続のコンパレータを備えたサンプラーをトリガーする場合、これはシングル チャネル アナライザ (SCA) と呼ばれます。アナログ/デジタル コンバータが使用される場合、これはマルチ チャネル アナライザ (MCA) と呼ばれます。

[1]