C要素

デジタルコンピューティングにおいて、ミュラーC要素（Cゲート、ヒステリシスフリップフロップ、一致フリップフロップ、または両手安全回路）は、非同期回路およびシステムの設計で広く使用されている小さなバイナリロジック回路です。すべての入力が0の場合は0を出力し、すべての入力が1の場合は1を出力し、それ以外の場合は出力状態を保持します。1955年にDavid E. Muller ^[3]によって正式に仕様化され、 ILLIAC IIコンピュータで初めて使用されました。 ^[4]格子理論では、C要素は半モジュラー分配回路であり、時間における動作はハッセ図で説明されます。^{[5] [6] [7] [8]} C要素は、入力が2回連続して変更できないランデブー^[9]要素やジョイン^[10]要素と密接に関連しています。遅延間の関係が分かっている場合、C要素は積和（SOP）回路として実現できることがあります。^{[11] [12]} C要素を実装するための以前の技術^{[13] [14]には、}シュミットトリガ、^[15]エクルズ・ジョーダンフリップフロップ、およびラストムービングポイントフリップフロップ が含まれます。

2 つの入力信号の場合、C 要素は次式で定義され、これは次の真理値表に対応します。 ${\displaystyle y_{n}=x_{1}x_{2}+(x_{1}+x_{2})y_{n-1}}$

この表はカルノー図を使って回路に変換できる。しかし、得られた実装は遅延の仮定については何も述べられていないため、単純なものである。得られた回路がどのような条件下で動作可能かを理解するには、追加の分析を行う必要があり、次のことがわかる。

• delay1はノード1から環境を経由してノード3までの伝播遅延である。
• delay2はノード1から内部フィードバックを介してノード3に伝搬される遅延である。
• delay1 は delay2 より大きくなければなりません。

したがって、単純な実装は遅い環境でのみ正しい。^[16]

スイッチング速度と消費電力の要件に応じて、C エレメントは粗粒度または細粒度の回路として実現できます。また、C エレメントのシングル出力とデュアルレール^[17]の実現を区別する必要があります。デュアルレール C エレメントは、2 入力 NAND (NOR) でのみ実現できます。^[18]シングル出力の実現は、次の場合にのみ実行可能です。^[19]

1. C 要素の各入力が個別のインバータを介してその出力に接続されている回路は、すべてのインバータが励起されている状態に比べて半モジュラーです。
2. この状態は、C 要素の出力ゲートに対して有効です。

ミュラーは報告書^[3]で、フィードバック付きの多数決ゲートとしてC要素を実現することを提案した。しかし、内部遅延のスキューに関連する危険を避けるために、多数決ゲートはできる限りトランジスタの数を少なくする必要がある。^{[27] [28]一般に、異なるタイミング仮定[29]}を持つC要素は、AND-OR-反転(AOI) ^{[30] [31]}またはそのデュアルOR-AND-反転(OAI)ゲート^{[32] [33]}とインバータ上に構築できる。Varshavskyら^{[34] [35]}によって特許取得済みのさらに別のオプションは、入力信号が互いに等しくない場合にそれらをシャントすることである。これらの実現は非常に単純であるが、短絡のためにより多くの電力を消費する。追加の多数決ゲートをC要素の反転出力に接続すると、包括的OR (EDLINCOR)関数が得られる: ^{[36] [37]} 。パルス分配器^[38]のような単純な非同期回路は多数決ゲートだけで構築できる。 ${\displaystyle z_{n}=x_{1}x_{2}+(x_{1}+x_{2}){\overline {y_{n}}}$

半静的 C 要素は、 SRAMセルと同様に、2 つの相互接続されたインバータを使用して以前の状態を保存します。インバータの 1 つは回路の残りの部分よりも弱いため、プルアップ ネットワークとプルダウン ネットワークによって圧倒される可能性があります。両方の入力が 0 の場合、プルアップ ネットワークはラッチの状態を変更し、C 要素は 0 を出力します。両方の入力が 1 の場合、プルダウン ネットワークはラッチの状態を変更し、C 要素は 1 を出力します。それ以外の場合、ラッチの入力はどちらにもグランドにも接続されていないため、弱いインバータが優位になり、ラッチは以前の状態を出力します。負性微分抵抗 (NDR) を備えたデバイス上に構築された半静的 C 要素のバージョンもあります。^{[39] [40]} NDR は通常、小信号用に定義されるため、このような C 要素が電圧または電流の全範囲で動作することは期待できません。^{[オリジナル研究? ]}${\displaystyle V_{\text{dd}}}$

論理ゲート上に構築されたC要素のさまざまなシングル出力回路があります。^{[42] [43]}特に、いわゆるMaevskyの実装^{[44] [45] [46]}は、セミモジュラーですが、非分配的（OR因果的）回路で、大まかに基づいています。^[47]この回路のNAND3ゲートは、2つのNAND2ゲートに置き換えることができます。MaevskyのC要素は実際には結合要素であり、入力信号が2回切り替わることはできないことに注意してください。^[44] OR因果性を持つもう1つの回路は、結合要素として動作します。^[48] 2入力ゲートのみでのC要素の実現は、Tsirlin ^[49]によって提案され、その後、StarodoubtsevらによってTaxogram言語を使用して合成されました^{[50]この回路は、Bartky [1] [44]}に起因する回路と一致し、入力ラッチなしで動作できます。 Maevsky 回路と Tsirlin 回路はどちらも、実際にはいわゆる David セルに基づいていることに注意する。^[51]その高速トランジスタ レベルの実装は、提案されている半静的 C 要素で使用されている。^[52]パス トランジスタ (実際には MUX 2:1) を使用したさらに別の半静的回路が提案されている。^{[53] 2 つの}SR ラッチ上に構築された C 要素のさらに別のバージョンが、 Petrify ツールを使用してMurphy ^[54]によって合成されている。ただし、この回路には、入力の 1 つに接続されたインバータが含まれている。このインバータには小さな遅延があるはずである。ただし、たとえば、すでに 1 つの反転入力を持つ RS ラッチの実現例がある。^[55]速度に依存しないアプローチの中には^{[56] [57]、}すべてのゲートでゼロ遅延入力インバータが使用可能であると想定しているものがある。これは、真の速度に依存しないという原則に反するが、実際にはかなり安全である。この想定を使用する他の例も存在する。^[58]

C要素を含む非同期プリミティブを実現するのに適した他の技術としては、カーボンナノチューブ、^{[要出典]、}単一電子トンネルデバイス、^[59]、量子ドット、^[60]、分子ナノテクノロジー^{[61]などがある。}

C要素の定義は、多値論理^{[7] [62] [63]}や連続信号にも一般化できる。

${\displaystyle {\text{ if }}x_{1}=x_{2}=...=x_{m},{\text{ then }}y_{n}={\text{any}}(x_{1},x_{2},...,x_{m}),{\text{ else }}y_{n}=y_{n-1}.}$

例えば、2つの入力を持つ平衡型3値C素子の真理値表は次のようになる。

多数決ゲートは閾値ゲートの特殊なケースであるため、閾値ゲートの既知の実現法^[64]はいずれも原理的にはC要素の構築に使用できる。しかし、多値の場合、多数決ゲートの出力を1つまたは複数の入力に接続しても、望ましい効果が得られない可能性がある。たとえば、次のように定義される3値多数決関数^{[65]を使用すると、}

${\displaystyle y={\begin{cases}+1&{\text{if}}\ x_{1}+x_{2}+x_{3}\geqslant +1,\\0&{\text{if}}\ x_{1}+x_{2}+x_{3}=0,\\-1&{\text{if}}\ x_{1}+x_{2}+x_{3}\leqslant -1\end{cases}}}$

合計がペアに分割されていない場合、真理値表で指定された 3 値 C 要素は得られません。ただし、このような分割がない場合でも、2 つの 3 値多数決関数は 3 値包括 OR ゲートを構築するのに適しています。 ${\displaystyle x_{1}+x_{2}+x_{3}}$

• ワーククラフトツール：C要素の合成と検証