アルデック

株式会社アルデック

会社種別	プライベート
業界	電気通信
設立	1984
本部	ヘンダーソン、ネバダ州、 アメリカ合衆国
製品	Active-HDL、ALINT-PRO、Riviera-PRO、Spec-TRACER、RTAX/RTSX プロトタイピング、HES-DVM、HES-7、TySOM
Webサイト	アルデック

Aldec, Inc. はネバダ州ヘンダーソンに本社を置く非上場の電子設計自動化会社で、 FPGAおよびASICテクノロジを対象としたデジタル設計の作成と検証に使用されるソフトウェアとハ​​ードウェアを提供しています。

Aldecは、 AccelleraおよびIEEE Standards Associationのメンバーとして、新しい標準の開発と既存の標準の更新（VHDL、SystemVerilogなど）のプロセスに積極的に参加しています。Aldecは、 Altium Designerなどの他のEDAツールにハードウェア記述言語（HDL）シミュレーションエンジンを提供し、 LatticeなどのFPGAベンダーのソフトウェアにツールの特別バージョンをバンドルしています。^[1]

Aldec は 1984 年に Stanley M. Hyduke 博士によって設立されました。^[要出典] 1985 年に同社は最初の製品であるMS-DOSベースのゲートレベル シミュレータSUSIE をリリースしました。その後数年間、この製品のいくつかのバージョンがOrCADなどの人気の回路図入力ツールの補助シミュレータとして使用されました。^[要出典] Microsoft Windowsの人気の高まりを感じ取ったAldec は、シミュレータをこのプラットフォームに移植し、回路図入力および設計管理ツールを追加しました。新しいソフトウェア スイートは、1992 年にActive-CADとしてリリースされました(スイートのローエンド バージョンの一部は、しばらくの間S​​usie-CADブランドで販売されていました)。Active-CAD の際立った機能の 1 つは、回路図の変更をシミュレータに瞬時に転送して、変更された回路の動作をすばやく検証できることでした。^[要出典]

1996 年、Aldec はXilinxと契約を結び、Active-CAD の Xilinx 専用バージョンをFoundation の名前で配布する許可を得ました。Active -CAD では回路図マクロの形でVHDLとVerilogがサポートされていましたが、1997 年のActive-VHDLのリリースにより、ネットリストベースの設計から HDL ベースの設計への移行が始まりました。Verilog サポートを追加した後、Active-VHDL はActive-HDLに名前が変更され、2020 年現在も利用可能です。^{[引用が必要]}

2000年にアルデックは、 Windowsだけでなく、 SolarisやLinuxプラットフォームでも動作する高性能HDLシミュレータをリリースしました。 ^[2] 2001年にALDECは製品ラインにハードウェアを追加しました。HDLシミュレーションのハードウェアアクセラレーションとハードウェアのインクリメンタルプロトタイピングを可能にするHES（ハードウェア組み込みシミュレーション）プラットフォームです。2003年にはアサーションベースの検証をサポートするRiviera-PROがリリースされました（OpenVera、 PSL、SystemVerilogを使用して、プロパティ、アサーション、カバレッジを記述できます）。^[要出典] SystemCとSystemVerilogの非アサーション部分のサポートは2004年に追加されました。MATLABとSimulinkへのインターフェイスは、2005年に初めてアルデックのツールに登場しました。 ^{[要出典] 2006年}、 Riviera-PROはSynplicityのOpen IP Encryption Initiativeをサポートする最初のシミュレータでした。^[3]

Verilog ユーザーからの要望に刺激され、アルデックは 2007 年に、ST 日本の大手シリコン ベンダー コンソーシアムによって作成されたルールを実装した、高度でユーザー設定可能なlintツールをリリースしました。2008 年には、ALINT: Design Rule Checker (STARC – 日本の 11 ASIC 企業コンソーシアム) をリリースしました。2010 年には、VHDL IEEE 1076-2008 のサポートをリリースしました。また、2010 年には、アルデックの Active-HDL が中国で最優秀 FPGA 設計 & シミュレーション ツール賞を受賞しました。2011 年には、アルデックは UVM 1.0、OVM 2.1.2、VMM 1.1.1a のサポートを提供し、4 MHz 設計エミュレーターをリリースしました。また、中国で最優秀 FPGA 設計 & 検証プラットフォーム プロバイダーも受賞しました。2012 年には、アルデックは HES-7 で SoC/ASIC プロトタイピング市場に参入し、OSVVM と VHDL 検証を共同で立ち上げました。 2013 年、アルデックは Spec-TRACER 要件ライフサイクル管理をリリースしました。2015 年には、CDC 検証機能を備えた ALINT-PRO をリリースし、2016 年には、SoC FPGA を使用した組み込み開発用の TySOM 製品ラインをリリースしました。2020 年には、VHDL IEEE 1076-2019 のサポートをリリースしました。^{[引用が必要]}

• Active-HDL - 共通カーネル HDL シミュレータを中心に構築された FPGA 開発環境。テキストベースおよびグラフィカルな設計エントリおよびデバッグ ツールをサポートし、混合言語シミュレーション (VHDL/Verilog/EDIF/SystemC/SystemVerilog) を可能にし、さまざまな合成および実装ツールへの統合インターフェイスを提供します。また、Open Vera、PSL、または Systemverilog アサーション ステートメントによるアサーション ベースの検証もサポートします。1 つの FPGA ベンダーのみをサポートするソフトウェアの特別バージョン ( Active-HDL Lattice Editionなど) も利用できます。MS Windows プラットフォームでのみ利用できます。
• Riviera-PRO - ASIC および大規模 FPGA 設計をターゲットとするハイエンド HDL シミュレータ。Riviera-PRO は、リンティング、機能カバレッジ、OVMおよびUVM、ハードウェア アクセラレーション、プロトタイピングなどの高度な検証方法論をサポートすることで、Active-HDL のシミュレーション機能を拡張します。Riviera-PRO は、Riviera-Classic として知られるツールの新世代であり、MS Windows および Linux で 32 ビットおよび 64 ビットで使用できます。
• HES-DVM - HDL シミュレーションの高速化 (検証時間の 10 ～ 50 倍の短縮)、設計全体のエミュレーション、ハードウェア/ソフトウェアの共同シミュレーション (組み込みシステム開発に便利) を可能にするソリューション。
• ALINT-PRO - デザインルールチェッカー/リンティングおよび CDC 解析のための単一のフレームワーク。ALINT-PRO は、個々の Verilog、VHDL、SystemVerilog デザインソースの広範なテキスト解析と、デザイン階層全体の高度なチェックを実行できます。高度に構成可能な定義済みルールの複数のセットが用意されており、提供されているAPI を使用して新しいカスタムルールを作成できます。組み込みのフェーズベースのリンティング方法論により、ルールのチェックがより高速かつ効率的になります。ALINT-PRO は、最小限のセットアップで、 Xilinx、Intel、Microsemi、Latticeテクノロジを使用した FPGA 実装をターゲットとするデザインのルールチェックをスムーズに実行できます。
• Spec-TRACER - FPGA および ASIC 設計専用に設計された統合要件ライフサイクル管理アプリケーション。要件のキャプチャ、管理、分析、追跡、レポート作成を容易にし、Windows ベースの HDL 設計およびシミュレーション ツールと統合します。
• IP 製品- Aldec とそのパートナーによって作成され、Active-HDL および Riviera-PRO 環境で検証された汎用 IP ブロックのセット。

• HES-7 - 大容量、高密度、FPGAベースのASICプロトタイピング ソリューション。Xilinx Virtex -7 FPGAベースのプロトタイピング ボードを使用することで、HES-7 では最大 2,400 万個の ASIC ゲートの設計をテストできます。
• Microsemi RTAX/RTSX プロトタイピング- フラッシュベースの再プログラム可能なチップを搭載したフットプリント互換のプロトタイピング ボードを使用して、放射線耐性のある FPGA で設計をプロトタイピングする効率的な方法です。このソリューションには、ネットリスト変換用のオプション ソフトウェアが含まれています。
• DO-254 コンプライアンス テスト システム (CTS) - システム上の FPGA が DO-254/ED80 に準拠していることを保証できる完全な検証ソリューションです。CTS を使用すると、従来のハードウェア テストの代わりに、高度な方法でハードウェア内シミュレーションを実行できます。ハードウェア内シミュレーションのテスト ベクターとして、RTL シミュレーションからキャプチャされた 100% コード カバレッジ結果と同じテストベンチを再利用できます。同じテストベンチを再利用することで、ハードウェア検証で要件のトレーサビリティを簡単に実現できます。ターゲット デバイスでハードウェア内シミュレーションを高速で実行できます。CTS では、波形形式を使用してハードウェア内シミュレーションと HDL シミュレーションの結果を簡単に比較およびデバッグすることもできます。
• TySOM - IoT、ADAS、産業用マシンビジョンを対象とした、Xilinx Zynq-7000 シリーズをベースにした組み込み開発ボードと FMC ドーター カード。

1999年に同社はUNLVの「アルデックデジタルデザイン研究所」の設立に貢献した。^[4]

• VHDL
• システムC

• 公式サイト