トランスメタ エフィセオン

Efficeon ( efficēonと 表記) プロセッサは、 2004 年にリリースされたTransmetaの第 2 世代256 ビット VLIW設計であり、ソフトウェア エンジンCode Morphing Software (CMS)を使用して、 x86プロセッサ用に記述されたコードをチップのネイティブ命令セットに変換します。その前身であるTransmeta Crusoe ( 128 ビットVLIW アーキテクチャ) と同様に、Efficeon は計算効率、低消費電力、低熱フットプリントを重視しています。

Efficeon はIntel Pentium 4プロセッサの機能セットをほぼ忠実に反映していますが、AMD Opteronプロセッサと同様に、完全に統合されたメモリ コントローラ、HyperTransport IO バス、およびNX ビット(PAE モードへの非実行x86拡張)をサポートしています。NXビットのサポートは、CMS バージョン 6.0.4 以降で利用できます。

Efficeon の計算性能は、 Intel Pentium Mなどのモバイル CPU に比べて低いと考えられていますが、これらの競合プロセッサの相対的な性能についてはほとんど公表されていないようです。

Efficeon には、783 コンタクトと 592 コンタクトのボール グリッド アレイ(BGA) の 2 つのパッケージタイプがあります。消費電力は中程度 (1 GHz で 3 ワット、1.5 GHz で 7 ワット程度) なので、受動的に冷却できます。

このチップは 2 世代製造されました。第 1 世代 (TM8600) はTSMC 0.13 マイクロメートル プロセスを使用して製造され、最大 1.2 GHzの速度で製造されました。第 2 世代 (TM8800 および TM8820) は富士通90 nm プロセスを使用して製造され、1 GHz から 1.7 GHz の速度で製造されました。

内部的には、Efficeon には 2 つの算術論理ユニット、2 つのロード/ストア/加算ユニット、2 つの実行ユニット、2 つの浮動小数点/ MMX / SSE / SSE2ユニット、1 つの分岐予測ユニット、1 つのエイリアス ユニット、および 1 つの制御ユニットがあります。VLIW コアは、1 サイクルあたり 256 ビットの VLIW 命令 (分子と呼ばれます) を実行でき、1 サイクルあたり 8 つの 32 ビット命令 (アトムと呼ばれます) を格納する余地があります。

Efficeon には、128 KB の L1 命令キャッシュ、64 KB の L1 データ キャッシュ、および 1 MB の L2 キャッシュがあります。すべてのキャッシュはダイ上にあります。

さらに、Efficeon CMS (コード モーフィング ソフトウェア) は、動的に変換された x86 命令の変換キャッシュ用にメイン メモリの小さな部分 (通常 32 MB) を予約します。

• Elitegroup A532 (IRu Stilo 1715L、Fudita Smart TM1000 としても販売されました)
• ヒューレット・パッカードt5710シンクライアント
• マイクロソフト FlexGoコンピュータ^[1]（第1世代）
• Orion マルチシステム クラスタ ワークステーション
• シャープアクティウス MM20、MP30、MP70G
• シャープメビウス ムラマサ PC-MM2、PC-CV50F

• トランスメタマイクロプロセッサテクノロジー
• Efficeon TM8600 製品シート
• Efficeon TM8300/8600 製品概要
• Efficeon TM8800 製品シート