時間依存ゲート酸化膜破壊

時間依存ゲート酸化膜破壊（または時間依存誘電破壊、TDDB ）は、トランジスタの老化の一種であり、 MOSFETの故障メカニズムであり、比較的低い電界を長時間印加した結果としてゲート酸化膜が破壊されるものです（強い電界によって引き起こされる即時破壊とは対照的です）。この破壊は、 MOSFET が指定された動作電圧に近いかそれを超えて動作しているときに、電子トンネル電流によってゲート酸化膜から基板への導電パスが形成されることによって発生します。

モデル

誘電体内の欠陥生成は確率過程です。破壊には、固有と外因の 2 つのモードがあります。固有破壊は、電気的ストレスによって引き起こされる欠陥生成によって発生します。外因破壊は、製造プロセスによって引き起こされる欠陥によって引き起こされます。集積回路の場合、破壊までの時間は誘電体 (ゲート酸化物) の厚さと材料の種類によって異なり、材料の種類は製造プロセスノードに依存します。ゲート酸化物の厚さが 4nm を超える旧世代の製品は SiO2 に基づいており、ゲート酸化物の厚さが 4nm 未満の高度なプロセスノードはhigh-k誘電体材料に基づいています。さまざまな破壊モデルがあり、ゲート酸化物の厚さによってモデルの妥当性が決まります。E モデル、1/E モデル、およびべき乗法則指数モデルは、破壊の挙動を表す一般的なモデルです。

集積回路 (IC) コンポーネントの故障タイプは、典型的なバスタブ曲線に従います。初期故障率があり、これは通常製造上の欠陥による故障率が低下します。ランダムな低い一定の故障率があります。摩耗故障は、経年劣化した半導体の劣化メカニズムによる故障の増加です。TDDB は、本質的な摩耗故障メカニズムの 1 つです。IC コンポーネントのパフォーマンスは、任意の動作条件での TDDB を含む半導体摩耗メカニズムに対して評価できます。上記の故障モデルは、時間依存の絶縁破壊 (TDDB) によるコンポーネントの故障時間を予測するために使用できます。

試験方法

TDDB 挙動の調査に最も一般的に使用されるテストは「定常ストレス」です。^[1]定常ストレステストは、定電圧ストレス (CVS) または定電流ストレスの形で適用できます。前者では、ゲートに電圧 (通常は酸化物のブレークダウン電圧よりも低い) が印加され、そのリーク電流が監視されます。この一定の印加電圧下で酸化物が破壊されるまでの時間は、故障までの時間と呼ばれます。その後、テストを数回繰り返して、故障までの時間の分布を取得します。^[1]これらの分布は、信頼性プロットを作成し、他の電圧での酸化物の TDDB 挙動を予測するために使用されます。

参照

参考文献

^ ab Elhami Khorasani, Arash; Griswold, Mark; Alford, TL (2014). 「極厚金属間誘電体のTDDB評価のための高速$I{-}V$スクリーニング測定」. IEEE Electron Device Letters . 35 (1): 117– 119. doi :10.1109/LED.2013.2290538. ISSN 0741-3106.

[refA-1] Elhami Khorasani, Arash; Griswold, Mark; Alford, TL (2014). 「極厚金属間誘電体のTDDB評価のための高速$I{-}V$スクリーニング測定」. IEEE Electron Device Letters . 35 (1): 117– 119. doi :10.1109/LED.2013.2290538. ISSN 0741-3106.