障害補償範囲

デジタルエレクトロニクスでは、フォールトカバレッジとは、スタックアットフォールトカバレッジを指します。^{[ 1 ]}これは、ハードウェアモデルの各ピンをそれぞれ論理「0」と論理「1」に固定し、テストベクトルを実行することによって測定されます。出力の少なくとも1つが期待値と異なる場合、フォールトが検出されたとみなされます。概念的には、シミュレーション実行の総数はピン数の2倍になります（各ピンは2つの方法のいずれかに固定され、両方のフォールトが検出される必要があるため）。ただし、必要な計算を削減できる最適化が多数あります。特に、多くの場合、相互作用しない多数のフォールトを1回の実行でシミュレートでき、フォールトが検出されるとすぐに各シミュレーションを終了できます。

故障検出率テストは、想定されるすべての故障のうち、少なくとも指定された割合を検出できた場合に合格となります。合格しなかった場合は、少なくとも3つの選択肢があります。1つ目は、設計者がベクトルセットを拡張または改善することです。例えば、より効果的な自動テストパターン生成ツールを使用するなどです。2つ目は、故障検出率（制御性と観測性）を向上させるために回路を再定義することです。3つ目は、設計者が単に低い検出率を受け入れることです。