スマートスパイス

SmartSpiceは、シルバコ社が開発したSPICE （集積回路重視のシミュレーションプログラム）の商用版です。SmartSpiceは、複雑なアナログ回路の設計、重要なネットの解析、セルライブラリの特性評価、アナログミックスシグナル設計の検証に使用されます。SmartSpiceは、一般的なアナログ設計フローやファウンドリ提供のデバイスモデルと互換性があります。設計スペースを縮小したシミュレーション環境をサポートします。^[1]エレクトロニクス業界での用途の1つに、動的タイミング解析があります。^[2]

主な特徴

HSPICE互換のネットリスト、モデル、解析機能、結果
32 ビット版では最大 40 万台のアクティブデバイスを処理可能、64 ビット版では最大 800 万台のアクティブデバイスを処理可能
並列操作のための複数のスレッドをサポート
複数のソルバーとステップアルゴリズム
^{従来の技術（バイポーラ、CMOS）と新興技術（例：TFT、SOI、 [3]} HBT、FRAM）向けの校正済みSPICEモデルのコレクション
Verilog-Aオプションによるオープンモデル開発環境とアナログ動作機能を提供
OASISを介したCadenceアナログフローをサポート
非線形動的回路における過渡ノイズをシミュレートするための過渡非モンテカルロ法を提供します。

サポートされているトランジスタモデル

BJT/HBT: Gummel-Poon、Quasi-RC、VBIC、MEXTRAM、MODELA、HiCUM
MOSFET: レベル 1、レベル 2、レベル 3、BSIM1、BSIM3、BSIM4、BSIM5、MOS 11、PSP、MOS 20、EKV、HiSIM、HVMOS
TFT: アモルファスおよびポリシリコン TFT モデル: Berkeley、Leroux、RPI
SOI: バークレー BSIM3SOI PD/DD/FD、UFS、LETISOI
MESFET: スタッツ、カーティス I & II、TriQuint
JFET: レベル 1、レベル 2
ダイオード: Berkeley、Fowler-Nordheim、Philips JUNCAP/Level 500
FRAM: ラムトロンFCAP

サポートされている入力形式

Berkeley SPICE ネットリスト、HSPICE ネットリスト、W 要素 RLGC マトリックスファイル、S パラメータモデルファイル、Verilog-A および AMS、C/C++

サポートされている出力形式

生ファイル、出力リスト、分析結果、測定データ、波形（UNIX/Windows プラットフォーム間で移植可能）

参考文献

^ Chatterjee, Pallab. 「デザインのコーナーを丸める」。Chip Design Mag 。 2010年4月14日閲覧。
^ Thimmannagari, Chandra (2005). CPU 設計: よくある質問への回答. Springer. pp. 201. ISBN 038723800X。
^ アンドリュー・マーシャル;ナタラジャン、スレダール (2002)。SOI設計。スプリンガー。 p. 71.

外部リンク

シルバコ
スマートスパイス

[1] Chatterjee, Pallab. 「デザインのコーナーを丸める」。Chip Design Mag 。 2010年4月14日閲覧。

[DTA-2] Thimmannagari, Chandra (2005). CPU 設計: よくある質問への回答. Springer. pp. 201. ISBN 038723800X。

[SOI-3] アンドリュー・マーシャル;ナタラジャン、スレダール (2002)。SOI設計。スプリンガー。 p. 71.