クアッドデータレート

クアッドデータレート（QDR、またはクアッドポンピング）は、クロックサイクルの4つのポイント（立ち上がりエッジと立ち下がりエッジ、およびそれらの間の2つの中間ポイント）でデータが送信される通信信号技術です。中間ポイントは、最初のクロックから90°位相がずれた2番目のクロックによって定義されます。その結果、クロックサイクルごとに信号線ごとに4ビットのデータが送信されます。^[1]

クアッドデータレートシステムでは、データラインはクロック信号の2倍の周波数で動作します。これは、クロックラインとデータラインが同じ周波数で動作するダブルデータレートシステムとは対照的です。^[1]

クアッドデータレート技術は、インテルがウィラメットコアのPentium 4プロセッサで導入し、その後Atom、Pentium 4、Celeron、Pentium D、Core 2プロセッサシリーズに採用されました。この技術により、インテルは、従来のフロントサイドバス（FSB）技術で期待される400  MT /s～1600 MT/sのデータレートで相互通信できるチップセットとプロセッサを製造できるようになりました。同時に、実際のクロック周波数は100 MHz～400 MHzと低く、より安定しています。^[2]

DDR ではなく QDR で動作する理由は、シングル データ レートではなく DDR で動作する理由とはまったく異なります。DDR を使用すると、メモリの製造元はクロック ビートと同じレート (クロック ラインの遷移ごとに 1 つのデータ ラインの遷移) でデータを送信できますが、SDR ではクロック サイクルのレート (クロック ラインの立ち上がりエッジごとに 1 つのデータ ラインの遷移) でしかデータを送信できません。QDR を単純に実装すると、データ レートがクロック レートよりも高くなり、単純な電気的な利点が打ち消されてしまいます。

QDR の利点は、バスの競合に対処するときに現れます。現代のコンピュータには、複数の CPU と複数のI/Oデバイスがあり、すべてがメモリへのアクセスを競い合っています。この競合を適切に処理するために、現代のシステムは、最大クロック レートに厳しい制限を設けながら、接続されたすべてのコンポーネント間で信号が 1 つのクロック サイクル内で伝搬できるようにすることを目指しています。ただし、競合に対処したら、データ転送は単純なポイントツーポイントの一方向転送として扱うことができます。このような単純な転送では、信号が 1 サイクル内で完全に伝搬される必要はなくなり、単に「ストローブ」と呼ばれる特別な信号によって整列されて、一貫性を持って到着するだけで済みます。この信号整合性の要件の軽減により、QDR データ転送は、DDR のようにクロックと同じ速度ではなく、クロックの 2 倍の速度で実行できます。^[3]

• ダブルデータレート
• ポンピング（コンピュータシステム）
• ギガビット