Loading article…
メモリ セグメンテーションは、コンピュータのプライマリ メモリをセグメントまたはセクションに分割するオペレーティング システムの メモリ管理手法です。セグメンテーションを使用するコンピュータ システムでは、メモリ位置への参照には、セグメントを識別する値とそのセグメント内のオフセット(メモリ位置) が含まれます。セグメントまたはセクションは、コンパイルされたプログラムのオブジェクト ファイルで、プログラム イメージにリンクされるときや、そのイメージがメモリにロードされるときにも使用されます。
セグメントは通常、個々のルーチンやデータテーブルなどのプログラムの自然な区分に対応しているため[1] 、セグメンテーションはページングのみよりもプログラマーにとってわかりやすいものとなっています[2]。セグメントはプログラムモジュール用、またはコードセグメントやデータセグメントなどのメモリ使用量のクラス用に作成することができます[3]。特定のセグメントはプログラム間で共有されることがあります[1] [2]。
セグメンテーションはもともと、システムソフトウェアがソフトウェアプロセス（タスク）とそれらが使用するデータを分離する方法として発明されました。これは、複数のプロセスを同時に実行するシステムの信頼性を高めることを目的としていました。[4]
ハードウェア実装
セグメンテーションを使用するシステムでは、コンピュータのメモリアドレスはセグメントIDとセグメント内のオフセットで構成されます。[3]ハードウェアメモリ管理ユニット（MMU）は、セグメントとオフセットを物理アドレスに変換し、変換が実行可能であり、そのセグメントとオフセットへの参照が許可されていることを確認するためのチェックを実行します。
各セグメントには、長さと一連の権限（読み取り、書き込み、実行など）が関連付けられています。[3]プロセスは、参照の種類が権限によって許可されており、セグメント内のオフセットがセグメントの長さによって指定された範囲内にある場合にのみ、セグメントへの参照を行うことができます。それ以外の場合は、セグメンテーション違反などのハードウェア例外が発生します。
セグメントは仮想メモリを実装するためにも使用できます。この場合、各セグメントには、メイン メモリ内に存在するかどうかを示すフラグが関連付けられます。メイン メモリ内に存在しないセグメントにアクセスすると例外が発生し、オペレーティング システムはセグメントをセカンダリ ストレージからメモリに読み込みます。
セグメンテーションはメモリ保護を実装する方法の一つです。[5] ページングも別の方法で、これらを組み合わせることができます。メモリセグメントのサイズは一般に固定されておらず、1バイトほど小さい場合もあります。[6]
セグメンテーションは、ページングの有無にかかわらず、さまざまなハードウェアでさまざまな方法で実装されてきました。Intel x86 メモリのセグメンテーションはどちらのモデルにも適合しないため、以下で個別に説明し、別の記事でさらに詳しく説明します。
ページングなしのセグメンテーション
各セグメントには、セグメントがメモリ内のどこに配置されているかを示す情報（セグメント ベース）が関連付けられています。プログラムがメモリ位置を参照すると、セグメント ベースにオフセットが追加され、物理メモリ アドレスが生成されます。
ページングなしのセグメント化を使用するシステムで仮想メモリを実装するには、セグメント全体をメイン メモリとセカンダリ ストレージ間でスワップする必要があります。セグメントがスワップインされると、オペレーティング システムはセグメント全体を保持するのに十分な連続した空きメモリを割り当てる必要があります。連続したメモリが十分でない場合、合計では十分であっても メモリの断片化が発生することがよくあります。
ページングによるセグメンテーション
セグメント情報には、メモリ位置の代わりに、セグメントのページ テーブルのアドレスが含まれます。プログラムがメモリ位置を参照すると、オフセットはページ テーブルを使用してメモリ アドレスに変換されます。セグメントを拡張するには、別のメモリ ページを割り当てて、それをセグメントのページ テーブルに追加します。
ページングによるセグメンテーションを使用するシステムでの仮想メモリの実装では、通常、ページングされた非セグメント化システムと同様に、メイン メモリとセカンダリ ストレージ間で個々のページを移動するだけです。セグメントのページはメイン メモリ内の任意の場所に配置でき、連続している必要はありません。これにより、通常、プライマリ ストレージとセカンダリ ストレージ間の入出力の量が減り、メモリの断片化が減少します。
歴史
Burroughs Corporation の B5000コンピュータは、セグメンテーションを最初に実装したコンピュータの 1 つであり、セグメンテーションに基づいて「おそらく仮想メモリを提供する最初の商用コンピュータ」 [7]です。B5000 には、プログラム参照テーブル (PRT) と呼ばれるセグメント情報テーブルが搭載されており、対応するセグメントがメイン メモリに存在するかどうかを示し、セグメントのベース アドレスとサイズを維持するために使用されます。[8]後のB6500コンピュータもセグメンテーションを実装しました。そのアーキテクチャのバージョンは、現在でも Unisys ClearPath Libra サーバーで使用されています。[要出典]
GE 645コンピュータは、セグメンテーションとページングのサポートを追加したGE-635の改良版であり、 Multics をサポートするために 1964 年に設計されました。
1975年に始まったIntel iAPX 432 [9]は、マイクロプロセッサ上にメモリ保護を備えた真のセグメント化アーキテクチャを実装しようと試みた。
Intel i960プロセッサの 960MX バージョンは、ソースまたはデスティネーションがオブジェクトの「アクセス記述子」であり、オブジェクトへのオフセットであるロードおよびストア命令をサポートしていました。アクセス記述子は 32 ビット レジスタにあり、オフセットは次のレジスタのベース オフセットと追加のオフセットから計算され、オプションで命令で指定されたインデックス レジスタから計算されます。アクセス記述子には、許可ビットと 26 ビットのオブジェクト インデックスが含まれます。オブジェクト インデックスは、オブジェクト記述子のテーブルへのインデックスであり、オブジェクト タイプ、オブジェクトの長さ、オブジェクトのデータの物理アドレス、オブジェクトのページ テーブル、またはオブジェクトの 2 レベル ページ テーブルの最上位ページ テーブルが、オブジェクト タイプに応じて示されます。[10]
Prime、Stratus、Apollo、IBM System/38、およびIBM AS/400 ( IBM iを含む) コンピューターは、メモリ セグメンテーションを使用します。
例
B5000、B5500、B5700
B5000、B5500、B5700のワードは48ビット長です。[11] 記述子はワードの最上位ビットがセットされています。記述子はプログラム参照テーブル（PRT）またはスタックのいずれかに存在し、データがメモリ内に存在するかどうかを示す存在ビットを含んでいます。データ記述子とプログラム記述子は別々に存在します。[11] : 4-2–4-4
B6500、B7500および後継機
B6500 およびその後継機のワードには、48 ビットのデータと 3 つのタグ ビットがあります。[12] : 2-1 タグ ビットは、ワードに含まれるデータのタイプを示します。複数の記述子タイプがあり、異なるタグ ビット値で示されます。[12] : 6-5～6-10 このラインには、B6500、B6700、B7700、B6800、B6900、B5900、A シリーズの Burroughs および Unisys マシン、および現在の Clearpath MCP システム (Libra) が含まれます。長年にわたって、特にハードウェアの進歩により、いくつかの機能強化が行われてきましたが、アーキテクチャはほとんど変わっていません。セグメント化スキームは同じままです。セグメント化メモリを参照してください。
Multics アーキテクチャ
S/370 アーキテクチャ
仮想記憶[13] [14] (DAT) と 24 ビット アドレスを備えたIBM System/370モデル[a]では、制御レジスタ0 はセグメント サイズを 64 KiB または 1 MiB、ページ サイズを 2 KiB または 4 KiB に指定します。制御レジスタ 1 にはセグメント テーブル指定子 (STD) が含まれており、セグメント テーブルの長さと実アドレスを指定します。各セグメント テーブル エントリには、ページ テーブルの場所、ページ テーブルの長さ、および無効ビットが含まれます。IBM は後にアドレス サイズを 31 ビットに拡張し、セグメント テーブル エントリに 2 ビットを追加しました。
- セグメント保護ビット
- セグメントは読み取り専用です
- 共通セグメントビット
- セグメントはアドレス空間間で共有されます。このビットはTLBの使用を最適化するために設定されます。
IBM の各 DAT 実装には、IBM が Translation Lookaside Buffer (TLB) と呼ぶ変換キャッシュが含まれています。Principles of Operation では TLB について一般的な観点から説明していますが、詳細はアーキテクチャの一部ではなく、モデルごとに異なります。
3031、3032、および 3033プロセッサー コンプレックス以降、IBM はデュアル アドレス スペース[14] : 5-13–5-17、デュアル アドレス スペース制御 : 5-17–5-20、DAS 許可メカニズム : 5-21–5-24、PC 番号変換 [15] (DAS) と呼ばれる機能を提供しました。これにより、プログラムはプライマリ アドレス スペース(CR1) とセカンダリ アドレス スペース(CR7) と呼ばれる 2 つのアドレス スペースの変換テーブルを切り替え、保護キーに従ってアドレス スペース間でデータを移動できます。DAS は、16 ビットのアドレス スペース番号 (ASN) を STD に変換する変換テーブルをサポートし、特権命令を使用して STD を CR1 (プライマリ) または CR7 (セカンダリ) にロードします。
x86 アーキテクチャ
Intel 8086に始まる初期のx86プロセッサでは、メモリのセグメント化が粗雑で、メモリ保護は提供されていません(すべてのセグメントのすべてのバイトは、常にすべてのプログラムで使用できます)。16 ビットのセグメント レジスタでは 65,536 個のセグメントを使用できます。各セグメントは、セグメント番号の 16 倍に等しい固定オフセットで始まります。セグメント開始アドレスの粒度は 16 バイトです。各セグメントは、64 KiB (65,536 バイト) のアドレス空間への読み取り/書き込みアクセスを許可します (この制限は、16 ビットの PC および SP レジスタによって設定され、プロセッサは境界チェックを行いません)。0xFFFFF を超えるオフセット + アドレスは、0x00000 にラップアラウンドします。各 64 KiB セグメントは次の 4,095 セグメントと重複します。各物理アドレスは、4,096 個のセグメントとオフセットのペアで表すことができます。この方式では、1 MiB (1024 KiB) の物理メモリ (およびメモリ マップ I/O) のみをアドレス指定できます。 (オプションの拡張メモリハードウェアにより、ソフトウェア制御でバンク切り替えメモリを追加できます。) Intel は、これらの x86 CPU モデルの唯一の動作モードを遡及的に「リアル モード」と名付けました。
Intel 80286以降のプロセッサでは、「286保護モード」が追加されました。これは 16 ビットのアドレス指定を維持し、セグメント化 (ページングなし) とセグメントごとのメモリ保護を追加します。下位互換性のため、すべての x86 CPU は「リアル モード」で起動します。このモードでは、同じ固定の重複 64 KiB セグメント、メモリ保護なし、1 MiB の物理アドレス空間、およびいくつかの微妙な違い (高メモリ領域、非リアル モード) があります。24 ビット (16 MiB) の物理アドレス空間と高度なMMU機能をすべて使用するには、80286 以降のプロセッサをソフトウェア (通常はオペレーティング システムまたはDOS エクステンダ)によって「保護モード」に切り替える必要があります。プログラムがセグメント レジスタを使用しない場合、またはオペレーティング システムから受信した値のみをセグメント レジスタに設定する場合は、同一のコードをリアル モードまたは保護モードで実行できますが、ほとんどのリアル モード ソフトウェアはセグメント レジスタの新しい値を計算するため、この互換性が失われます。
Intel i386以降のプロセッサでは、32 ビットのアドレス指定を使用し、セグメント化を維持し、メモリ ページングを追加する「386保護モード」が追加されました。これらのプロセッサでは、セグメント テーブルは、セグメントのページ テーブルを指すのではなく、リニア メモリ内のセグメント アドレスを含みます。ページングが有効になっている場合、リニア メモリ内のアドレスは、別のページ テーブルを使用して物理アドレスにマップされます。ほとんどのオペレーティング システムでは、セグメント化機能を使用せず、すべてのセグメント レジスタのベース アドレスを常に 0 に維持し、ページングのみを使用してページ単位のメモリ保護とスワッピングを提供することを選択しました。一部のオペレーティング システムでは、NX ビットのないプロセッサで実行可能空間保護を提供するために CS レジスタを使用したり、スレッド ローカル ストレージにアクセスするために FS または GS レジスタを使用したりしています。[16] [17]
x86-64アーキテクチャは、「ロングモード」（64ビットモード）でのセグメント化をサポートしていません。 [18]セグメントレジスタのうち4つ、CS、SS、DS、ESは0に強制され、制限は264です。セグメントレジスタFSとGSは、非ゼロのベースアドレスを持つことができます。これにより、オペレーティングシステムはこれらのセグメントをスレッドローカルストレージなどの特別な目的に使用できます。[16] [17]
参照
注記
- ^ モデル 115、125、135、138、145、148、155 II、158、165 II、および 168
参考文献
- ^ ab Holt, Anatol W. (1961). 「動的ストレージ割り当てのためのプログラム編成と記録保持」Communications of the ACM . 4 (10): 422–431. doi : 10.1145/366786.366795 . S2CID 18973700.
- ^ ab Englander, Irv (2003).コンピュータハードウェアとシステムソフトウェアのアーキテクチャ(第3版). Wiley. ISBN 0-471-07325-3。
- ^ abc Glaser, Edward L.; Couleur, John F.; Oliver, GA (1965). タイムシェアリングアプリケーションのためのコンピュータのシステム設計。1965年秋季合同コンピュータ会議。
- ^ 「1.2 メモリ管理」。AMD64 テクノロジー AMD64 アーキテクチャ プログラマーズ マニュアル 第 2 巻: システム プログラミング(PDF)第 2 巻。Advanced Micro Devices。2018 年。5 ページ。
- ^ Arpaci-Dusseau, Remzi H.; Arpaci-Dusseau, Andrea C. (2014). 「セグメンテーション」(PDF) .オペレーティング システム: 3 つの簡単な部分. Arpaci-Dusseau の本。
- ^ Intel 64 および IA-32 アーキテクチャ ソフトウェア開発者マニュアル 第 3 巻 (3A、3B、3C): システム プログラミング ガイド(PDF)。Intel Corporation。2012 年。3 ～ 13 ページ。
- ^ Mayer, Alastair JW「バロウズ B5000 の建築 - 20 年経ってもまだ時代の先を進んでいるか?」。2012 年 3 月 15 日閲覧。
- ^ Hayes, John P. (1978).コンピュータアーキテクチャと組織. McGraw-Hill. p. 371. ISBN 0-07-027363-4。
- ^ IAPX 432 アーキテクチャの概要(PDF)。Intel Corporation。1981 年。p. 78。
- ^ BiiN CPU アーキテクチャ リファレンス マニュアル(PDF)。 BiiN。 1998 年 7 月。
- ^ ab Burroughs B 5000 用プロセッサの動作特性(PDF) (A 版)、デトロイト: Burroughs、1962、5000-21005A
- ^ ab B6500 情報処理システムリファレンスマニュアル(PDF)。Burroughs。1969 年 9 月。
- ^ 「動的アドレス変換」(PDF)。IBM System/370 動作原理(PDF)。システム (第 4 版)。IBM。1974年9 月。pp. 57–68。GA22-7000-4。
- ^ ab 「ダイナミック アドレス変換」。IBM System/370 動作原理(第 11 版)。IBM。1987 年 9 月。pp. 3-20–3-38。GA22-7000-10。
- ^ 「アドレス空間」(PDF)。IBM System/370 拡張アーキテクチャの動作原理(PDF) (第 2 版)。IBM。1987 年 1 月。pp. 3-13–3-14。SA22-7085-1。
- ^ ab Matt Pietrek (2006 年 5 月)。「64 ビット Windows システムのプログラミングを始めるために必要なすべてのこと」。Microsoft。2023年 4 月 18 日閲覧。
- ^ ab Drepper, Ulrich (2013-08-22). 「スレッドローカルストレージの ELF 処理」(PDF)。
- ^ AMD64 テクノロジー AMD64 アーキテクチャ プログラマーズ マニュアル 第 2 巻: システム プログラミング(PDF)第 2 巻。Advanced Micro Devices。2018 年。
外部リンク
- IA-32 インテル アーキテクチャ ソフトウェア デベロッパーズ マニュアル 第 3A 巻: システム プログラミング ガイド。http://www.intel.com/products/processor/manuals/index.htm。
- オペレーティング システム:内部構造と設計原則、 William Stallings 著。出版社: Prentice Hall。ISBN 0-13-147954-7。ISBN 978-0-13-147954-8。