リンアダー

電子工学において、Ling加算器はH. Lingの式を用いて設計された特に高速なバイナリ加算器である。Hewlett -PackardのSamuel Naffzigerは、 ISSCC 1996でLingの式に基づいた革新的な64ビット加算器を 0.5μm CMOSで発表した。Naffziger加算器の遅延は1ナノ秒未満、すなわち7 FO4であった。^[¹^]

方程式

リン加算器、アーキテクチャ：スクランスキー、基数2、4ビット

Borland Turbo Basic 1.1では：

'--- ステップ 0 ------------ 警告 --------------------------------------- P00 = A0 または B0 '1dt、初期値のみ CLA および Ling 伝播 (PPA には含まれません) G00 = A0 AND B0 '1dt、初期CLA & Ling & PPA生成 D00 = A0 XOR B0 '1dt、Ling 初期ハーフビットのみ生成 (PPA の P0) P10 = A1 または B1 '1dt G10 = A1 AND B1 '1dt D10 = A1 XOR B1 '1dt P20 = A2 または B2 '1dt G20 = A2 AND B2 '1dt D20 = A2 XOR B2 '1dt P30 = A3 または B3 '1dt G30 = A3 AND B3 '1dt D30 = A3 XOR B3 '1dt '--- ステップ 1、Ling の伝播と生成 ------ LG01 = G00 '1dt LG11 = G10 または G00 '2dt LP11 = P10 '1dt、Sklansky アーキテクチャ LG21 = G20 '1dt、Sklansky アーキテクチャ LP21 = P20 および P10 '2dt LG31 = G30 または G20 '2dt '--- ステップ 2、Ling PseudoCarry (H) --------------------------- H0 = LG01 '1dt H1 = LG11 '2dt H2 = LG21 OR (LP11 AND LG11) '4dt TTL、Sklanskyアーキテクチャ ' 1dt 1dt 2dt H3 = LG31 OR (LP21 AND LG11) '4dt TTL ' 2dt 2dt 2dt '--- 合計 ----------------------------------------- S0 = (D00 ) '1dt S1 = (D10 AND 1-H0) OR ((D10 XOR P00) AND H0) '4dt TTL S2 = (D20 AND 1-H1) OR ((D20 XOR P10) AND H1) '5dt TTL S3 = (D30 AND 1-H2) OR ((D30 XOR P20) AND H2) '7dt TTL S4 = (( P30) AND H3) '5dt TTL、S4=C4=Cout ^{[ 2 ]}

リン加算器、アーキテクチャ：コッゲ・ストーン、基数2、4ビット

'--- ステップ 0 ------------ 警告 --------------------------------------- P00 = A0 または B0 '1dt、初期値のみ CLA および Ling 伝播 (PPA には含まれません) G00 = A0 AND B0 '1dt、初期CLA & Ling & PPA生成 D00 = A0 XOR B0 '1dt、Ling 初期ハーフビットのみ生成 (PPA の P0) P10 = A1 または B1 '1dt G10 = A1 AND B1 '1dt D10 = A1 XOR B1 '1dt P20 = A2 または B2 '1dt G20 = A2 AND B2 '1dt D20 = A2 XOR B2 '1dt P30 = A3 または B3 '1dt G30 = A3 AND B3 '1dt D30 = A3 XOR B3 '1dt '--- ステップ 1 ---------------------------- LG01 = G00 '1dt、Ling 生成 LP11 = P10 および P00 '2dt、Ling Propagate、Kogge-Stone 建築 LG11 = G10 または G00 '2dt LP21 = P20 および P10 '2dt LG21 = G20 または G10 '2dt、コッゲストーン建築 LG31 = G30 または G20 '2dt '--- ステップ 2、Ling 擬似キャリー ---- H0 = LG01 '1dt H1 = LG11 '2dt H2 = LG21 OR (LP11 AND LG01) '4dt TTL、Kogge-Stoneアーキテクチャ ' 2dt 2dt 1dt H3 = LG31 OR (LP21 AND LG11) '4dt TTL ' 2dt 2dt 2dt '--- 合計 ----------------------------------------- S0 = (D00 ) '1dt S1 = (D10 AND 1-H0) OR ((D10 XOR P00) AND H0) '4dt TTL S2 = (D20 AND 1-H1) OR ((D20 XOR P10) AND H1) '5dt TTL S3 = (D30 AND 1-H2) OR ((D30 XOR P20) AND H2) '7dt TTL S4 = (( P30) AND H3) '5dt TTL、S4=C4=Cout ^{[ 3 ]}

参考文献

↑ Naffziger, S. (1996年2月8日～10日). 「サブナノ秒0.5μm 64ビット加算器設計」(PDF) . 1996年IEEE国際固体回路会議技術論文集. サンフランシスコ. pp. 362–363 . 2006年4月10日にオリジナル(PDF)からアーカイブ。
↑ "Ling Adder、アーキテクチャ Sklansky、バイナリ、基数2、4ビット" (TXT)。andserkul.narod.ru。
↑ "Ling Adder、アーキテクチャ Kogge-Stone、バイナリ、基数2、4ビット" (TXT)。andserkul.narod.ru。

外部リンク

H. Ling、「高速バイナリ並列加算器」、IEEE Transactions on Electronic Computers、EC-15、799-809ページ、1966年10月。
H. Ling、「高速バイナリ加算器」、IBM J. Res. Dev.、vol.25、p. 156-66、1981年。
RW Doran、「改良型キャリー先読み加算器の変種」、IEEE Transactions on Computers、第37巻、第9号、1988年9月。
NT Quach、MJ Flynn、「CMOSにおける高速加算」、IEEE Transactions on Computers、Vol.41、No.12、1992年12月。
S. Naffziger、「Lingの方程式とダイナミックCMOSロジックを用いた高速加算」、米国特許第5,719,803号、発行日：1998年2月17日。
G. Dimitrakopoulos、D. Nikolos、「高速並列プレフィックスVLSIリン加算器」、IEEE Transaction on Computers、Vol.54、No.2、2005年2月。

[1] Naffziger, S. (1996年2月8日～10日). 「サブナノ秒0.5μm 64ビット加算器設計」(PDF) . 1996年IEEE国際固体回路会議技術論文集. サンフランシスコ. pp. 362–363 . 2006年4月10日にオリジナル(PDF)からアーカイブ。

[ling-2] "Ling Adder、アーキテクチャ Sklansky、バイナリ、基数2、4ビット" (TXT)。andserkul.narod.ru。

[3] "Ling Adder、アーキテクチャ Kogge-Stone、バイナリ、基数2、4ビット" (TXT)。andserkul.narod.ru。

[

[ 2 ]

[ 3 ]

方程式

リン加算器、アーキテクチャ：スクランスキー、基数2、4ビット

リン加算器、アーキテクチャ：コッゲ・ストーン、基数2、4ビット

参考文献

外部リンク

関連するトピック

電子工学

バイナリ加算器である。Hewlett

-PackardのSamuel Naffzigerは、

ISSCC