プロセッサパフォーマンスの鉄則

コンピュータアーキテクチャにおいて、プロセッサ性能の鉄則（または単に性能の鉄則）は、計算を実行するためにプロセッサが使用する基本命令の数と複雑さとの間の性能トレードオフを表します。 ^[1] このトレードオフの定式化により、命令セットアーキテクチャ（ISA）がより小さなコア命令セットを活用して性能を向上させる縮小命令セットコンピュータ（RISC）の開発が促進されました^[要出典] 。この用語は、 1980年代にクラークとジョエル・エマーが行った研究に基づいてダグラス・クラークによって造られました^{[2] 。 [3]}

プロセッサのパフォーマンスとは、プログラムを実行するのにかかる時間です。これはさらに3つの要素に分けられます。^[4]${\displaystyle \mathrm {\tfrac {時間}{プログラム}} }$

$${\displaystyle \mathrm {{\frac {命令}{プログラム}}\times {\frac {クロックサイクル}{命令}}\times {\frac {時間}{クロックサイクル}}} }$$命令セットアーキテクチャの選択はに影響しますが、 は主に製造技術によって決まります。従来のCISC ( Complex Instruction Set Computer ) ISA は、より複雑なCPU 命令の大規模なセットを提供することで最適化されています。ただし、一般的に言えば、複雑な命令は、ハードウェアによって実際に実行されるより単純なマイクロ操作にデコードする必要があるため、命令あたりのクロックサイクル数が増加します。X86 バイナリを内部で使用されるマイクロ操作に変換した後、操作の合計数は、同等の RISC ISA で生成される数に近くなります。^[5] プロセッサパフォーマンスの鉄則により、このトレードオフが明示され、単一のコンポーネントだけでなく 全体の最適化が求められます。 ${\displaystyle \mathrm {{\tfrac {命令}{プログラム}}\times {\tfrac {クロックサイクル}{命令}}} }$${\displaystyle \mathrm {\tfrac {時間}{クロックサイクル}} }$${\displaystyle \mathrm {\tfrac {手順}{プログラム}} }$${\displaystyle \mathrm {\tfrac {クロックサイクル}{命令}} }$${\displaystyle \mathrm {\tfrac {時間}{プログラム}} }$

鉄則はRISCアーキテクチャの開発のきっかけとなったとされているが^{[要出典]、}より単純なISAが常に高速であることを意味するものではない。もしそうなら、最速のISAは単純なバイナリロジックで構成されることになる。単一のCISC命令は、複数のマイクロオペレーションを1クロックサイクルで実行できる場合、同等のRISC命令セットよりも高速になることがある。しかし実際には、RISC命令の規則性により、命令の合計実行時間は（通常）約5クロックサイクルであるが、各命令は前の命令から約1クロックサイクル遅れて実行されるパイプライン実装が可能であった[^{要出典] 。CISCプロセッサは、モジュラー拡張、予測ロジック、}圧縮命令、マクロオペレーション融合などの技術を使用して、より高いパフォーマンスを実現することもできる。 ^{[6] [5] [7]}

• 縮小命令セットコンピュータ
• 古典的なRISCパイプライン