トランザクション同期拡張

トランザクション同期拡張機能( TSX ) は、トランザクション同期拡張機能新命令( TSX-NI ) とも呼ばれ、 x86 命令セットアーキテクチャ(ISA)の拡張機能であり、ハードウェアトランザクションメモリサポートを追加し、ロックの省略によりマルチスレッドソフトウェアの実行を高速化します。さまざまなベンチマークによると、TSX/TSX-NI は特定のワークロードで約 40% 高速なアプリケーション実行と、1 秒あたりのデータベーストランザクション数(TPS) を 4～5 倍に増加させることができます。^{[1] [2] [3] [4]}

TSX/TSX-NIは2012年2月にIntelによって文書化され、2013年6月にHaswellマイクロアーキテクチャに基づく一部のIntelマイクロプロセッサでデビューしました。^{[5] [6] [7]} 45xx未満のHaswellプロセッサ、およびRシリーズとKシリーズ（乗数がロック解除されている）SKUはTSX/TSX-NIをサポートしていません。^{[8] 2014年8月、IntelはHaswell、Haswell-E、Haswell-EP、および初期の}Broadwell CPUの現在のステッピングでのTSX/TSX-NI実装にバグがあることを発表しました。その結果、マイクロコードの更新により、影響を受けるCPUでTSX/TSX-NI機能が無効になりました。^{[9] [10]}

2016年には、 TSX/TSX-NIがトランザクションフォールト（ページフォールト）を処理する方法を悪用し、すべての主要なオペレーティングシステムでカーネルアドレス空間レイアウトランダム化（KASLR）を破壊するサイドチャネル タイミング攻撃が発見されました。 ^{[11] 2021年に、Intelは発見されたセキュリティ問題の緩和策として、} SkylakeからCoffee Lakeまでの CPU世代でTSX/TSX-NI機能を無効にするマイクロコードアップデートをリリースしました。^[12]

TSX/TSX-NIエミュレーションのサポートは、Intel Software Development Emulatorの一部として提供されています。^[13] QEMUフォーク ではTSX/TSX-NIエミュレーションの実験的なサポートもあります。^[14]

TSX/TSX-NIは、トランザクション実行のためのコード領域を指定するための2つのソフトウェアインターフェイスを提供します。ハードウェアロックエリーション（HLE）は、TSX/TSX-NIをサポートしていないプロセッサとの下位互換性を保つように設計された命令プレフィックスベースのインターフェイスです。制限付きトランザクションメモリ（RTM）は、プログラマーに高い柔軟性を提供する新しい命令セットインターフェイスです。^[15]

TSX/TSX-NIは、トランザクションコード領域の楽観的実行を可能にします。ハードウェアは、複数のスレッドを監視してメモリアクセスの競合を検出し、正常に完了できないトランザクションを中止してロールバックします。ソフトウェアが失敗したトランザクションを検出して処理するためのメカニズムが提供されます。^[15]

言い換えると、トランザクション実行によるロックの省略では、可能な場合はメモリ トランザクションを高速パスとして使用しますが、低速 (フォールバック) パスは通常のロックのままです。

XACQUIREハードウェアロックエリーション（HLE）は、とという2つの新しい命令プレフィックスを追加しますXRELEASE。これら2つのプレフィックスは、既存の/プレフィックス（/ ）のオペコードを再利用します。HLEをサポートしていないプロセッサでは、/が有効な命令では/プレフィックスは無視されるため、下位互換性が確保されます。^[16]REPNEREPEF2HF3HREPNEREPEXACQUIREXRELEASE

プレフィックスヒントは、明示的なプレフィックスを持つ次のXACQUIRE命令でのみ使用できます: LOCK、、、、、、、、、、、、、、、、、、、、、、ADDおよび。命令はプレフィックスなしでも使用できます。 ADCANDBTCBTRBTSCMPXCHGCMPXCHG8BDECINCNEGNOTORSBBSUBXORXADDXCHGXCHGLOCK

プレフィックスXRELEASEヒントは、上記の手順と および 手順の両方で使用できMOV mem, regますMOV mem, imm。

HLE は、ロックへの書き込みをスキップすることでクリティカル セクションの楽観的な実行を可能にし、ロックが他のスレッドに対して空いているように見えます。トランザクションが失敗すると、プレフィックス付きの命令から実行が再開されますが、プレフィックスが存在しない XACQUIREかのように命令が処理されます。XACQUIRE

制限付きトランザクション メモリ (RTM) は HLE の代替実装であり、プログラマーがトランザクションを正常に実行できない場合に実行されるフォールバック コード パスを柔軟に指定できるようにします。HLE とは異なり、RTM はそれをサポートしていないプロセッサとの下位互換性がありません。下位互換性を確保するには、プログラムは新しい命令を使用する前に CPU で RTM のサポートを検出する必要があります。

XBEGINRTM では、、XENDおよびという3 つの新しい命令が追加されていますXABORT。XBEGINおよびXEND命令は、トランザクション コード領域の開始と終了を示します。XABORT命令はトランザクションを明示的に中止します。トランザクションが失敗すると、プロセッサはXBEGIN命令で指定されたフォールバック コード パスにリダイレクトされ、中止ステータスがEAXレジスタに返されます。

TSX/TSX-NI は、プロセッサがトランザクション領域を実行しているかどうかを返す新しいXTEST命令を提供します。この命令は、プロセッサが HLE または RTM またはその両方をサポートしている場合にサポートされます。

TSX/TSX-NI サスペンド ロード アドレス トラッキング (TSXLDTRK) は、トランザクション領域内のコード セクションのメモリからのロードの追跡を一時的に無効にできる命令セット拡張です。この機能は HLE と RTM を拡張するもので、プロセッサでのサポートは個別に検出する必要があります。

XSUSLDTRKTSXLDTRK では、ロード アドレス追跡をそれぞれ一時停止および再開するためのと という2 つの新しい命令が導入されていXRESLDTRKます。追跡が一時停止されている間、メモリからのロードはトランザクション読み取りセットに追加されません。つまり、これらのメモリ位置が一時停止領域外のトランザクション読み取りセットまたは書き込みセットに追加されない限り、他のスレッドによるこれらの位置への書き込みによってトランザクションが中止されることはありません。トランザクション領域内のコード部分のロード アドレス追跡を一時停止すると、読み取り/書き込み競合を追跡する必要があるメモリの量を減らすことができ、トランザクションのコミットが成功する確率が高まります。

インテルのTSX/TSX-NI仕様では、トランザクショナルメモリがプログラマにどのように公開されるかが説明されているが、実際のトランザクショナルメモリの実装の詳細は明らかにされていない。^[17] インテルは開発者向けおよび最適化マニュアルで、Haswellは読み取りセットと書き込みセットの両方をキャッシュラインの粒度で維持し、プロセッサのL1データキャッシュ内のアドレスを追跡することを規定している。^{[18] [19] [20] [21]インテルはまた、データの競合は}キャッシュコヒーレンスプロトコル を通じて検出されるとも述べている。^[19]

Haswell の L1 データ キャッシュの連想度は 8 です。つまり、この実装では、同じキャッシュ セットにマッピングされている 9 つの異なる場所に書き込むトランザクション実行は中止されます。ただし、マイクロアーキテクチャ実装のため、同じセットへのアクセスが少ないほど中止されないことが保証されるわけではありません。さらに、ハイパースレッディング テクノロジを備えた CPU 構成では、 L1 キャッシュは同じコア上の 2 つのスレッド間で共有されるため、同じコアの兄弟論理プロセッサでの操作によって追い出しが発生する可能性があります。^[19]

独立した研究によると、Haswellのトランザクションメモリは、トランザクションデータとレジスタチェックポイントにコアごとのキャッシュを使用する遅延更新システムである可能性が高いことが示されています。^[17] 言い換えれば、Haswellは、リスクの少ない実装選択肢であるキャッシュベースのトランザクションメモリシステムを使用する可能性が高いということです。一方、IntelのSkylake以降では、同じ目的でこのキャッシュベースのアプローチをメモリオーダリングバッファ（MOB）と組み合わせ、投機的マルチスレッドに適したマルチバージョントランザクションメモリも提供する可能性があります。^[22]

2014年8月、IntelはHaswell、Haswell-E、Haswell-EP、初期のBroadwell CPUのTSX/TSX-NI実装にバグが存在すると発表し、マイクロコードの更新により影響を受けるCPUのTSX/TSX-NI機能が無効になった。^{[9] [10] [23]} このバグは、2014年11月にvPro対応Core M-5Y70 Broadwell CPUのF-0ステッピングで修正された。^[24]

このバグはアテネ国立工科大学の電気・コンピュータ工学部で卒業論文を書いている最中に発見され、報告された。^[25]

2018年10月、Intelは一部のSkylakeプロセッサで見つかったTSX/TSX-NIメモリ順序付けの問題を公開した。^[26]マイクロコードの更新の結果、影響を受けるCPUでHLEサポートが無効になり、Intel SGXモードまたはシステム管理モード（SMM）以外で使用される場合に1つのパフォーマンスカウンターを犠牲にすることでRTMが軽減された。システムソフトウェアは、RTMを効果的に無効にするか、影響を受けるパフォーマンスカウンターを使用しないようにパフォーマンス監視ツールを更新する必要があった。

2021年6月、Intelは、TSX非同期アボート（TAA）脆弱性の緩和策として、SkylakeからCoffee Lake、Whiskey LakeまでのさまざまなXeonおよびCoreプロセッサモデルでTSX / TSX-NIをさらに無効にするマイクロコードアップデートを公開しました。メモリ順序付けの問題に対する以前の緩和策は削除されました。 ^[27]デフォルトでは、更新されたマイクロコードでは、プロセッサは引き続きRTMのサポートを示しますが、常にトランザクションを中止します。システムソフトウェアはこの動作モードを検出し、命令からTSX / TSX-NIのサポートをマスクしてCPUID、アプリケーションによるTSX / TSX-NIの検出を防止できます。システムソフトウェアは、RTMが完全にアクティブな「サポートされていないソフトウェア開発モード」を有効にする場合もありますが、この場合、RTMの使用は前述の問題の影響を受ける可能性があるため、このモードは実稼働システムでは有効にしないでください。一部のシステムでは、SGXがアクティブなときにRTMを再度有効にすることはできません。HLEは常に無効になっています。

2020年5月のIntel 64およびIA-32アーキテクチャソフトウェア開発者向けマニュアル、第1巻、第2.5章「削除されたIntel命令セットアーキテクチャと機能」によると、^[18] HLEは2019年以降にリリースされたIntel製品から削除されています。RTMは削除されたとは文書化されていません。ただし、2020年にリリースされたIntel第10世代Comet LakeおよびIce Lakeクライアントプロセッサは、HLEとRTMの両方を含め、TSX / TSX-NIをサポートしていません。 ^{[28] [29] [30] [31] [32]} Comet Lakeプロセッサのエンジニアリングバージョンでは、引き続きTSX / TSX-NIのサポートが保持されていました。

2020年10月のIntelアーキテクチャ命令セット拡張プログラミングリファレンスリビジョン41では、^{[33]新しいTSXLDTRK命令セット拡張が文書化されました。これは、2023年1月にリリースされた}Sapphire Rapidsプロセッサに初めて搭載されました。

• アドバンスト・シンクロナイゼーション・ファシリティ– AMDの競合技術

• Afek, Y.; Levy, A.; Morrison, A. (2014). Proceedings of the 2014 ACM symposium on Principles of distribution computing - PODC '14 . Software-improved hardware lock elision、p. 212. doi :10.1145/2611462.2611482. ISBN 9781450329446.S2CID 16645370  。Intel TSX におけるハードウェア ロック省略に対するソフトウェア ベースの改善。

• IDF 2012 のプレゼンテーション (PDF)
• Linux へのロック省略の追加、Linux Plumbers Conference 2012 (PDF)
• GNU C ライブラリのロック省略、LWN.net、2013 年 1 月 30 日、Andi Kleen 著
• TSX 最適化ガイド、第 12 章 (PDF)
• ソフトウェア開発者マニュアル、第 1 巻、第 2.5 章 (PDF)
• Intel Transactional Synchronization Extensions に関する Web リソース
• x86、マイクロコード: バグ: x86_capability を変更するマイクロコードの更新、LKML、2014 年 9 月 (同様のバグ レポートも存在します)
• Intel マイクロコード、Gentoo、2015 年 9 月 19 日