日立 SR2201

日立SR2201 は、1996 年 3 月に日立が発表した分散メモリ 並列システムです。PA -RISC 1.1 アーキテクチャに基づく 150 MHz HARP-1E プロセッサは、疑似ベクトル処理(PVP) によってキャッシュ ミスペナルティを解決しました。PVP では、データはキャッシュをバイパスして、特別なレジスタバンクにプリフェッチしてロードされます。各プロセッサのピーク性能は 300 MFLOPS で、SR2201 のピーク性能は 600 GFLOPS でした。最大 2048 個のRISCプロセッサを高速 3 次元クロスバーネットワーク経由で接続でき、各リンクで 300 MB/秒でデータを転送できました。

1996 年 2 月、東京大学と筑波大学に 1024 ノードのシステム 2 台が設置されました。筑波大学は非商用の CP-PACS システムに拡張されました。1996 年 9 月末には、ピーク速度 614 GFLOPS に達する 2048 ノードのシステムへのアップグレードが完了しました。CP-PACS は、この目的のために設立された計算物理センターによって運営されていました。SR2201 の 1024 プロセッサ システムは、 LINPACKベンチマークで 220.4 GFLOPS を達成しました。これは、ピーク性能の 72% に相当します。^{[1] [2] [3]}

• 日立 SR2201 超並列プロセッサ、日立製作所
• 筑波大学 CP-PACS プロジェクト。
• 筑波大学計算物理研究センター。