Loading article…
HDL シミュレーターは、VHDL、Verilog、SystemVerilogなどのハードウェア記述言語のいずれかで記述された式をシミュレートするソフトウェア パッケージです。
このページは、現在のHDLシミュレーター、アクセラレータ、エミュレーターなどと過去の HDL シミュレーター、アクセラレータ、エミュレーターなどを一覧表示することを目的としています。
独自のシミュレータ
一部の商用の独自シミュレーター (ModelSim など) は、学生版または評価版/デモ版で利用できます。これらのエディションでは通常、多くの機能が無効になっており、シミュレーション設計のサイズに任意の制限がありますが、無料で提供される場合もあります。
無料のオープンソースシミュレーター
Verilogシミュレータ
VHDLシミュレータ
鍵
参照
参考文献
- ^ http://www.sutherland-hdl.com/papers/2004-Mentor-U2U-presentation_SystemVerilog_and_ModelSim.pdf [ベア URL PDF ]
- ^ 「AMD カスタマー コミュニティ」。
- ^ 「オープンソースライセンスとFAQ | Tachyon Design-Automation」www.tachyon-da.com . 2022年11月3日閲覧。
- ^ 主な特徴、ghdl、2023-10-01、2023-10-02取得
- ^ 「NVC READMEファイル」。GitHub 。 2023年8月11日閲覧。
