Loading article…
Forte Design Systems, Inc. は、カリフォルニア州サンノゼに拠点を置く、高位合成(HLS) ソフトウェア製品（電子システムレベル(ESL) 合成とも呼ばれる）を提供する企業でした。Forte の主力製品は Cynthesizer でした。2014 年 2 月 14 日に、Forte はCadence Design Systemsに買収されました。[ 1 ]
同社は1998年にジョン・サングイネッティ、アンディ・グッドリッチ、ランディ・アレンによってC2 Design Automationとして設立されました。1年後、同社は社名をCynAppsに変更し、C言語ベースの合成ツールとRTL変換ツールの販売を開始しました。また、SystemCと競合するCynlibと呼ばれるオープンソースのC++クラスライブラリも配布しました。2000年、CynAppsはピッツバーグを拠点とするビヘイビア合成ツールメーカーであるDasysを買収しました。2001年、CynAppsはChronology（1990年にワシントン州レドモンドで設立）と合併し、Forte Design Systemsとなりました。ForteはSystemCベースのHLSツールであるCynthesizerの販売を開始し、2001年に日本で最初のテープアウトに成功しました。2009年、ForteはArithmaticaを買収し、そのCellMath DesignerツールをCynthesizerに統合しました。 2012年と2013年に業界アナリストが行った調査によると、Cynthesizerはハイレベルなデザイナーの31%に使用されており、これはあらゆるESLツールの中で最も高い割合だった。
2014年2月14日、ケイデンス・デザイン・システムズはフォルテを買収した。2015年、ケイデンスはStratus HLSをリリースした。これは、Cynthesizerのオートメーションおよびシンセシスエンジンと、ケイデンスの以前のHLSツールであるC-to-Siliconのグラフィカル機能を組み合わせたものである。
Cynthesizerは高水準合成ツールです。ここでいう「高水準」とは、設計者が複雑な電子システムの機能をSystemCの純粋なアルゴリズムとして記述できることを意味します。設計者はCynthesizerに指示して、特定のクロックサイクル数でシステムを実装する独自のハードウェアアーキテクチャを生成させることができます。これは、VerilogやVHDLなどのハードウェア記述言語を使用する従来の方法に取って代わるものです。従来の方法では、設計者は固定されたクロックサイクル数でハードウェアコンポーネントの使用方法を手動で記述する必要がありました。設計者が異なる性能のハードウェアを必要とする場合、Cynthesizerに指示して、より高速またはより小型の新しいアーキテクチャを生成させることができます。一方、従来の方法では、まったく新しい設計を作成する必要があります。Cynthesizerの出力はVerilogであり、これは論理合成ツールによって自動的に実行されます。