CompactPCI PlusIOは、モジュラーコンピュータシステム用の PICMG 2.0 CompactPCI産業規格の拡張です。[1] CompactPCI PlusIO は、2009 年 11 月に PCI 産業用コンピュータ製造業者グループPICMGによって PICMG 2.30 CompactPCI PlusIO として正式に採用されました。CompactPCI と 100% 互換性がある PICMG 2.30 は、将来のCompactPCI シリアル規格への移行パスを定義します。これは、最新の高速シリアルポイントツーポイント接続に重点を置いた固定リア I/O ピン割り当てを定義します。パラレル CompactPCI の後継となる新しいテクノロジは、CompactPCI シリアルと CompactPCI PlusIO の両方で構成されています。
歴史
CompactPCI 規格では、メイン バス コネクタ J1 を 1 つ使用し、コネクタ J2 でユーザ I/O ピンと、レガシー PCI バスの 64 ビット拡張を定義します。3 Uシングルユーロカードでは、J1 と J2 だけがコネクタになっています。6U ダブル ユーロカードの CompactPCI 定義には、背面 I/O 用の追加コネクタ (J3、J4、J5) が含まれています。ただし、真の背面 I/O 規格は、 6U カードのバックプレーンのイーサネットインターフェイスを定義するPICMG 2.16 CompactPCI パケット スイッチング バックプレーン仕様[2]を通じて、J3 に対してのみ存在します。高速シリアル ポイントツーポイント接続は最先端のテクノロジとなり、コンピュータの従来のバス アーキテクチャに徐々に取って代わりつつあります。[3]また、3U ベースのシステムは、フットプリントが小さいため非常に人気があります。これは、たとえば通信分野などのモジュール型組み込みアプリケーションに特に当てはまります。その結果、いくつかのメーカーが J2 コネクタを使用して独自のリア I/O コンセプトを実装しようとしましたが、他のカードと互換性のある J2 ピン割り当ての標準がありませんでした。シリアル高速インターフェイスを実現するもう 1 つのアプローチは、相互接続に追加のスイッチとブリッジを使用する、いわゆるスイッチ ファブリックでした。これにはコストが高く、相互に互換性がないほど特殊化されたソリューションが提供されました。CompactPCI 標準は、現状のままでは、将来要求される種類のモジュラー接続に対する標準化されたソリューションを提供していません。追加の PICMG 2.30 CompactPCI PlusIO 仕様は、よく知られている CompactPCI プラットフォームでこの接続を提供します。これは互換性を保ちながら、リア J2 コネクタの新しい定義によって既存の標準を拡張し、3U 形式でも高速で標準化されたリア I/O を提供するためのシリアル インターフェイスをいくつか追加しています。これらのシリアル ポイントツーポイント接続により、CompactPCI PlusIO はパラレル CompactPCI とシリアルCompactPCI Serial標準の間のギャップも埋めています。
インターフェース
PICMG 2.30 CompactPCI PlusIO は、背面 J2 コネクタの次のインターフェイスを標準化します。
- 4 x PCI Express(各 1 レーン)
- 2 xイーサネット 1000BASE-T
- USB 2.0 x 4
- 4 x SATA / SAS
バックプレーンコネクタ
PICMG 2.30 拡張機能により、プラグイン ボードに新しい J2 コネクタ タイプが導入されました。これは、仮想同軸ボックス シールド テクノロジを備えた Ultra Hard Metric (UHM) コネクタで、高速時のクロストークを低減します。このコネクタは、CompactPCI 標準のシールドなし 2 mm ハード メトリックヘッダーと結合した場合でも、5 Gbit/s の高周波数をサポートします。対応する P2 バックプレーン コネクタは、J1/P1 コネクタと同様に、CompactPCI の場合と同じです。
レガシーCompactPCIおよびCompactPCIシリアルとの互換性
PICMG 2.30 では、J2 ピンに固定のインターフェイス機能が与えられます。これにより、64 ビット バス通信が不可能になります。新しい J2 コネクタ タイプ自体は、従来のものと 100% 互換性があります。J1 バス コネクタは CompactPCI の定義に準拠しています。全体として、CompactPCI PlusIO は、3U および 6U 形式 (シングルおよびダブル ユーロカード) の従来の 32 ビット CompactPCI と 100% 互換性があります。同時に、そのシリアル リア I/O 接続と高速コネクタは、将来の CompactPCI シリアル システム アーキテクチャへの架け橋となります。ハイブリッド バックプレーンは、3 つの異なる標準 PICMG 2.0、2.30、および CPCI-S.0 の複数のカードに対応しています。[4] [5]
参考文献
- ^ PICMG 2.0 2012年6月26日アーカイブ、Wayback Machine
- ^ PICMG 2.16 2012年6月26日アーカイブ、Wayback Machine
- ^ 「CompactPCI で古い犬に新しいシリアル I/O トリックを教える」Embedded.com。2011 年 4 月 19 日。2015年 9 月 25 日閲覧。
- ^ 「CompactPCI で古い犬に新しいシリアル I/O トリックを教える」Embedded.com。2011 年 4 月 19 日。2015年 9 月 25 日閲覧。
- ^ 「Mixed Doubles: CompactPCI Serial と CompactPCI 2.0」。Intel。2011 年 6 月 27 日。2015 年 9 月 25 日閲覧。
外部リンク
- CompactPCI テクノロジの概要と PICMG の仕様
- ハイブリッド 3U CompactPCI 2.0/2.30/CPCI-S.0 システム ラック (バックプレーン レイアウト付き)
- PICMG
