クロックゲーティング

コンピュータアーキテクチャにおいて、クロックゲーティングは多くの同期回路で使用されている一般的な電力管理技術であり、回路またはその一部が使用されていないかクロック信号を無視しているときにクロック信号を削除することで、動的電力消費を削減します。クロックゲーティングは、回路にロジックを追加するというコストでクロックツリーを刈り込むことで電力を節約します。クロックを刈り込むと回路の一部が無効になり、その中のフリップフロップの状態が切り替わらなくなります。状態の切り替えには電力が消費されるためです。切り替えられていないときは、スイッチング電力消費はゼロになり、リーク電流のみが発生します。^[1]

非同期回路は定義上、グローバルな「クロック」を持ちませんが、さまざまなクロック ゲーティング手法が非同期回路で示されるデータ依存の動作の単なる近似値であることを示すために、完全クロック ゲーティングという用語が使用されています。同期回路のクロックをゲーティングする粒度がゼロに近づくにつれて、その回路の消費電力は非同期回路の消費電力に近づきます。つまり、回路はアクティブに計算しているときにのみロジック遷移を生成します。^[2]

クロック ゲーティングの代替ソリューションは、入力マルチプレクサを採用した同期データ パスでクロック イネーブル (CE) ロジックを使用することです。たとえば、D タイプ フリップフロップの場合、C/Verilog 言語表記を使用すると、Dff= CE? D: Q; となります。ここで、Dff は D タイプ フリップフロップの D 入力、D はモジュール情報入力 (CE 入力なし)、Q は D タイプ フリップフロップの出力です。このタイプのクロック ゲーティングは競合状態がなく、FPGA 設計に適しています。FPGA では、すべての D タイプ フリップフロップに追加の CE 入力信号があります。

クロック ゲーティングは、レジスタに添付された有効条件を取得して、クロックをゲートすることで機能します。クロック ゲーティングを使用してそのメリットを得るには、設計にこれらの有効条件を含める必要があります。このクロック ゲーティング プロセスでは、多数のマルチプレクサを削除してクロック ゲーティング ロジックに置き換えるため、ダイ領域と電力を大幅に節約できます。このクロック ゲーティング ロジックは、通常、「統合クロック ゲーティング」(ICG) セルの形式です。ただし、クロック ゲーティング ロジックはクロック ツリー内に配置され、クロック ツリー構造が変更されます。

クロック ゲーティング ロジックは、さまざまな方法で設計に追加できます。

1. 合成ツールによってクロック ゲーティング ロジックに自動的に変換できる有効化条件として、レジスタ転送レベル(RTL) コードにコード化されます(細粒度クロック ゲーティング)。
2. ライブラリ固有の統合クロック ゲーティング (ICG) セルをインスタンス化して特定のモジュールまたはレジスタのクロックをゲートすることにより、RTL 設計者が手動で設計に挿入します (通常はモジュール レベルのクロック ゲーティングとして)。
3. 自動クロック ゲーティング ツールによって半自動的に RTL に挿入されます。これらのツールは、ICG セルを RTL に挿入するか、RTL コードに有効化条件を追加します。通常、これらはシーケンシャル クロック ゲーティングの最適化も提供します。

一般的に、より粗い粒度でクロックゲーティングを適用すると、リソースのオーバーヘッドが削減され、消費電力が大きく節約されます。^[3]

クロック ゲーティングを改善するために RTL を変更すると、設計の機能が変更されるため (レジスタが異なる値を保持するため)、検証が必要になります。

シーケンシャル クロック ゲーティングは、追加のレジスタをクロック ゲーティングできるように、有効化条件を上流/下流のシーケンシャル要素に抽出/伝播するプロセスです。

携帯電話やウェアラブル デバイスなどで使用されているような、バッテリーまたは非常に低い電力で動作することを目的としたチップでは、いくつかの形式のクロック ゲーティングが同時に実装されます。1 つはソフトウェアによるクロックの手動ゲーティングで、ドライバーが特定のアイドル コントローラーで使用されるさまざまなクロックを有効または無効にします。もう 1 つは自動クロック ゲーティングで、ハードウェアに、実行する作業があるかどうかを検出し、不要な場合は特定のクロックをオフにするように指示できます。これらの形式は相互に作用し、同じ有効化ツリーの一部である場合があります。たとえば、内部ブリッジまたはバスは自動ゲーティングを使用して、CPUまたはDMAエンジンがそれを使用する必要があるまでゲートオフにされ、そのバス上のいくつかの周辺機器は、そのボードで使用されていない場合は永続的にゲートオフにされることがあります。

• パワーゲーティング
• グリッチ除去
• 動的周波数スケーリング
• 自律的な周辺操作

• Li, Hai ; Bhunia, S. (2003-02-28) [2003-02-12]. 「マイクロプロセッサの電力削減のための決定論的クロック ゲーティング」.第 9 回高性能コンピュータ アーキテクチャ国際シンポジウム、2003. HPCA-9 2003. Proceedings . IEEE . pp. 113–122. CiteSeerX  10.1.1.79.6234 . doi :10.1109/HPCA.2003.1183529. ISBN 978-0-7695-1871-8. ISSN  1530-0897. S2CID  6304290.