VEXプレフィックス

VEXプレフィックス(「vector extensions」から) とVEX コーディング スキームは、 Intel、AMDなど のマイクロプロセッサ用のIA-32およびx86-64 命令セット アーキテクチャの拡張です。

VEX コーディング方式により、新しい命令の定義や、既存の命令コードの拡張または変更が可能になります。これは、次の目的に役立ちます。

• オペコードマップは、将来の命令のためのスペースを確保するために拡張されます。
• 元のスキームでは 2 つのオペランド (および即値) しか許可されませんでしたが、このスキームでは命令コードに最大 4 つのオペランド (および即値) を含めることができます。
• SIMD ベクトル レジスタのサイズを128ビットXMM レジスタから 256 ビット YMM レジスタに拡張できます。レジスタ サイズをさらに拡張する余地があります。
• これにより、既存の 2 つのオペランド命令を、宛先レジスタが両方のソース レジスタと異なる非破壊的な 3 つのオペランド形式に変更できます。たとえば、a ← a + b (レジスタa は命令によって変更されます)ではなくc ← a + bになります。

VEX プレフィックスは、最も一般的に使用される命令プレフィックス バイトとエスケープ バイトを置き換えます。多くの場合、置き換えられるプレフィックス バイトとエスケープ バイトの数は VEX プレフィックスのバイト数と同じなので、VEX エンコードされた命令の合計長は、従来の命令コードの長さと同じになります。その他の場合、VEX エンコード バージョンは、従来のコードより長かったり短かったりします。32 ビット モードでは、VEX エンコードされた命令は最初の 8 つの YMM/XMM レジスタにのみアクセスできます。その他のレジスタのエンコードは、64 ビット モードではサポートされていない従来の LDS および LES 命令として解釈されます。

VEXコーディング方式では、2バイトまたは3バイトからなるコードプレフィックスを使用し、既存または新規の命令コードに追加することができます。^[1]

x86 アーキテクチャでは、メモリ オペランドを持つ命令は、アドレス指定モードを指定する ModR/Mバイトを使用する場合があります。このバイトには 3 つのビット フィールドがあります。

• mod、ビット[7:6] - r/mフィールドと組み合わせて、8つのレジスタまたは24のアドレッシングモードをエンコードします。また、一部の命令のオペコード情報もエンコードします。
• reg/opcode、ビット[5:3] - プライマリオペコードバイトに応じて、レジスタまたはさらに3ビットのオペコード情報を指定します。
• r/m、ビット[2:0] - レジスタをオペランドとして指定するか、modフィールドと組み合わせてアドレス指定モードをエンコードできます。

32 ビット アドレス指定のベース プラス インデックス形式とスケール プラス インデックス形式 (r/m = 100、mod ≠ 11 でエンコード) では、別のアドレス指定バイトである SIB バイトが必要です。これには次のフィールドがあります。

• スケール係数、ビット[7:6]でエンコード
• インデックスレジスタ、ビット[5:3]
• ベースレジスタ、ビット[2:0]。

REXプレフィックスは、 x86-64 アーキテクチャに存在する 64 ビット アドレッシング モードと追加レジスタをエンコードするための追加スペースを提供します。ビット フィールドW はオペランド サイズを 64 ビットに変更し、R はreg を4 ビットに拡張し、 B はr/m (または「POP reg」など、レジスタを最下位 3 つのオペコード ビットにエンコードするいくつかのオペコードでは opreg) を拡張し、 XとB はSIB バイトのインデックスとベースを拡張します。

VEX3プレフィックスには、REX プレフィックスのすべてのビット フィールドと、アドレッシング モード、レジスタ列挙、オペランド サイズと幅を拡張するさまざまなプレフィックスが含まれています。

• R̅、X̅、B̅ ビットは、REX プレフィックスの R、X、B ビットの反転です。これらは、レジスタ インデックス フィールド (それぞれ、ModRM reg、SIB インデックス、ModRM r/m、SIB ベース、またはオペコード reg フィールド) に 4 番目の (高) ビットを提供し、8 つのレジスタではなく 16 のレジスタにアクセスできるようにします。
• 1 つの W ビットは REX プレフィックスの W ビットに相当し、64 ビットのオペランドを指定します。非整数命令の場合、これは一般的なオペコード拡張ビットです。
• 4 つの v̅ ビットは、追加のソース レジスタ インデックスの反転です。
• 1 つの L ビットはベクトルの長さを示します。128 ビットの SSE (XMM) レジスタの場合は 0、256 ビットの AVX (YMM) レジスタの場合は 1 です。
• 2 つの p ビットは追加のプレフィックス バイトをエンコードします。値 0、1、2、および 3 は、暗黙のプレフィックス no、0x66、0xF3、および 0xF2 に対応します。これらは、SSE 浮動小数点命令のオペランド タイプ (それぞれ、パック シングル、パック ダブル、スカラー シングル、およびスカラー ダブル) をエンコードします。
• 5 つのmビットは、使用するオペコード マップを指定するために使用されます。 m ₄ m ₃ m ₂ m ₁ m ₀でエンコードできる 32 個の可能なオペコード マップのうち、オペコード マップ 1、2、および 3 は、従来の 2 バイトおよび 3 バイト オペコードのコンパクトな代替を提供するために使用されます。これらの 3 つのオペコード マップは、それぞれ先頭のエスケープ バイト シーケンス0x0F、0x0F 0x38およびに相当します0x0F 0x3A。その他の VEX オペコード マップはほとんど使用されていません。2023 年 12 月の時点で、他のマップの唯一の既知の用途は、Xeon Phi固有のJKZD/JKNZD命令用のマップ 0 ^[2]と、計画されているURDMSR/UWRMSR命令用のマップ 7 です。^{[3]マップ 4/5/6 は}EVEX プレフィックスで使用されますが、

VEX2プレフィックスはVEX3 プレフィックスの 2 バイトの変形であり、次の点で VEX3 プレフィックスと異なります。

• X̅、B̅、W ビットは存在しません。
• m ビットは VEX2 プレフィックスには存在しません。0x0F エスケープが暗黙的に使用されます。

これらのビット フィールドのいずれかを必要とする命令は、VEX3 プレフィックスを使用してエンコードする必要があります。

REX2プレフィックスは、16 個の拡張 GPR レジスタを追加する Intel APX 拡張機能で導入された、REX プレフィックスの 2 バイトのバリエーションです。

• R ₃、 X ₃、および B ₃ビットは、REX プレフィックスの R、X、および B ビットと同じです。
• R ₄、 X ₄、および B ₄ビットは、32 個の EGPR レジスタをエンコードするために使用される追加ビットです。
• W ビットは REX プレフィックスと同じです。
• M ₀ビットは、レガシー マップ 0 (1 バイトのオペコード、エスケープなし) とレガシー マップ 1 (2 バイトのオペコード、エスケープ 0x0F) の間で選択します。

VEX プレフィックスでコード化された命令には、最大 4 つの変数オペランド (レジスタまたはメモリ内) と 1 つの定数オペランド (即値) を含めることができます。3 つ以上の変数オペランドが必要な命令では、即値オペランド ビットを使用して 4 番目のレジスタ オペランド (上記の IS4) を指定します。最大で 1 つのオペランドをメモリ オペランドにすることができ、最大で 1 つのオペランドを 4 ビットまたは 8 ビットの即値定数にすることができます。残りのオペランドはレジスタです。

AVX命令セットは、VEX コーディング スキームを使用する最初の命令セット拡張です。AVX 命令セットは、SIMD XMM レジスタを使用する命令にのみ VEX プレフィックスを使用します。

ただし、VEX コーディング スキームは、その後の命令セットの拡張で他の命令タ​​イプにも使用されています。例:

• BMI は、汎用レジスタで動作する VEX コード化された算術およびビット操作命令を導入しました。
• AVX-512では8つのマスクレジスタが導入され、それらを操作するためのVEXコード化命令が追加されました。(VEX.B̅は、フィールドがマスクレジスタをエンコードするために使用される場合無視されますが、VEX.R̅とVEX.v̅3は_無視されず、64ビットモードでは1に設定する必要があります。^[4] )
• AMX は8 つのタイル レジスタを導入し、それらを操作するための VEX コード化された命令を追加しました。

VEX プレフィックスの初期バイト値 0xC4 と 0xC5 は、LDS および LES 命令のオペコードと同じです。64 ビット モードではサポートされていませんが、32 ビット モードでは、正当な LDS または LES のModR/Mバイトがレジスタ ソース オペランドを指定できない (つまり、 11xxxxxxの形式にできない)という事実を利用して、この曖昧さが解決されます。VEX プレフィックスの 2 番目のバイトのさまざまなビット フィールドは、バイトが常にこの形式になるように反転されます。同様に、REX プレフィックスの 1 バイト形式では、上位 4 ビットが 4 に設定され、0x40～0x4F の番号が付けられた 16 個のオペコードが置き換えられます。以前は、これらのオペコードは 8 つの標準プロセッサ レジスタ用の個別の INC および DEC 命令でした。x86-64 コードでは、ModR/M INC および DEC 命令を使用する必要があります。^[5]

VEX プレフィックスが追加された従来の SIMD 命令は、VEX プレフィックスのない同じ命令と同等ですが、次の違いがあります。

• VEX エンコードされた命令にはもう 1 つのオペランドを含めることができ、非破壊的になります。
• VEX プレフィックスのない 128 ビット XMM 命令では、完全な 256 ビット YMM レジスタの上位半分は変更されませんが、VEX エンコード バージョンでは上位半分がゼロに設定されます。
• VEX プレフィックスのない 128 ビット XMM 命令では通常、メモリ引数を16 バイトに揃える必要があります。VEX エンコード バージョンでは、メモリ オペランドが不揃いでも許容されます。

効率上の理由から、256ビットYMMレジスタ全体を使用する命令は、レジスタの上位半分を変更しない非VEX命令と混在させないでください。^{[6] [7]}

VEX プレフィックスは、リアル モードおよび仮想 8086 モードではサポートされていません (VEX プレフィックスを持つすべての命令は、これらのモードで #UD を引き起こします)。

• 2007年8月、AMDは、DREXと呼ばれる追加バイトを使用して3つのオペランドを持つ命令の新しいコーディング方式を含むSSE5命令セット拡張を提案し、2011年にBulldozerプロセッサコア向けにリリースされることを予定していました。 ^{[8] [9]}しかし、2009年にSSE5はキャンセルされ、実装されることはありませんでした。
• 2008年3月、Intelは新しいVEXコーディング方式を使用したAVX命令セットを提案した。 ^[10]
• 2008年8月、評論家たちはAMDとIntelの命令セット間の予想される非互換性を嘆き、AMDに計画を見直してDREX方式をより柔軟で拡張性の高いVEX方式に置き換えることを提案した。^[11]
• 2009年5月、AMDは提案されたSSE5命令セットを改訂し、AVX命令セットおよびVEXコーディング方式と互換性を持たせることを発表しました。改訂されたSSE5はXOPと呼ばれます。^[12]
• 2011 年 1 月。AVX 命令セットは、Intel のSandy Bridge マイクロプロセッサ アーキテクチャでサポートされています。
• 2011年、AVX、XOP、FMA4命令セットがAMD Bulldozerプロセッサでサポートされるようになりました。^[13]
• 2013 年。FMA3命令セットは Intel Haswell プロセッサでサポートされています。
• 2023 年 7 月、Intel は REX2 プレフィックスと更新された EVEX プレフィックスを使用する Advanced Performance Extensions (APX) を発表しました。