トム・コンテ

トーマス・マーティン・コンテ（1964年生まれ）は、ジョージア工科大学コンピューティング学部の研究担当副学部長およびコンピュータサイエンス教授であり、2011年よりジョージア工科大学工学部電気・コンピュータ工学教授（兼任）も務めている。彼は電気電子技術者協会（IEEE）のフェローであり、2015年にはIEEEコンピュータソサエティの会長を務めた。^[1]

コンテは、1986年にデラウェア大学で電気工学の学士号、1988年にイリノイ大学アーバナ・シャンペーン校で電気工学の理学修士号、1992年にイリノイ大学アーバナ・シャンペーン校で電気工学の博士号を取得しました。コンテは、サウスカロライナ大学で助教授としてキャリアをスタートしました。1995年に、コンテはノースカロライナ州立大学（ノースカロライナ州ローリー）に移り、そこで助教授（1995～1998年）、准教授（1998～2002年）、最後に電気およびコンピュータ工学の教授（2003～2008年）を務めました。2008年の夏、コンテはジョージア州アトランタに移り、ジョージア工科大学工学部コンピューティング学部と電気・コンピュータ工学部のコンピュータサイエンスの共同教授として現在の地位に就きました。その途中（2000年から2001年）に、彼はDSPの新興企業BOPS, inc.に短期間移り、バックおよびコンパイラーグループのマネージャーと「チーフマイクロアーキテクト」（すでに「チーフアーキテクト」がいたため）を務めた。^[2]

2004 年、イリノイ大学アーバナ・シャンペーン校の電気・コンピュータ工学部はコンテ氏に若手卒業生功労賞を授与しました。

Conteは現在、コンパイラ設計から高度なマイクロアーキテクチャまで幅広いテーマで数名の博士課程の学生を指導している。彼の研究は、DARPA、Compaq（旧Digital）、Hewlett-Packard（旧Compaq）、IBM、Intel、Qualcomm、Texas Instruments、Sun、NASA、および国立科学財団によって支援されているか、支援されていた。^{[3] [4] [5]}

コンテは、コンパイラコード生成、コンピュータアーキテクチャ、コンピュータパフォーマンス評価の分野への貢献で最もよく知られています。^[6]

2014 年、コンテ博士は IEEE コンピューター協会の 2015 年度会長に選出されました。

Conte は 1990 年代初頭、フェッチ帯域幅が命令レベルの並列性の向上の限界であるという Flynn の予測が現実になりつつあることに気付きました。彼が国際コンピュータ アーキテクチャ シンポジウムで発表した頻繁に引用される論文と、その後の命令フェッチ メカニズムに関する研究は、業界に影響を与え、多くの後続研究を生み出しました。最近では、Conte と彼の博士課程の学生たちが、非常に高い (~90%) 精度でデータ値を予測する手法を発明し、データ値の予測を使用して積極的なプリフェッチを可能にすることでメモリ ウォールを拡張する方法を示しました。この研究は、マイクロプロセッサとメモリ システム間の速度差によって課せられるパフォーマンスの限界に悩む業界の設計チームにとって大きな関心事です。Conte と彼の学生たちは、Spectral Prefetcher と呼ばれる非常に小型でありながら非常に効果的なプリフェッチャーも開発しました。これは ACM Transactions on Computer Systems で発表されました。

Conte は EPIC アーキテクチャにも貢献しています。よく知られている例としては、当時 (1990 年代初頭頃) の差し迫った問題であった VLIW の世代間コード互換性に対する彼の手法があります。彼と彼の学生が「動的再スケジューリング」と名付けた手法で、Conte は ISA、ハードウェア、およびコンパイラ間の連携の問題を取り上げ、コードへの初回ページ ミス時のパフォーマンス低下を最小限に抑えながらコードを再スケジュールしました。この研究は、Intel Itanium プロセッサ ファミリで提案された EPIC アーキテクチャの長期的な実行可能性に大きな影響を与えています。この研究は、実行時のコード最適化を実用的なアプローチにするのにも役立ちました。このように、彼の研究は現在、動的コード最適化に関する先駆的な研究の 1 つとも見なされています。彼の博士課程の学生の 1 人は、HP Dynamo 動的オプティマイザーなどのツールを構築し、別の博士課程の学生は IBM DAISY 動的オプティマイザーを構築しました。

Conte は、プロファイル駆動型最適化にも大きく貢献しました。彼は、プロファイル駆動型最適化の限界はテクノロジ自体ではなく、プロファイリングによる速度低下が業界による採用を妨げていることに最初に気付いた人物です。彼と彼の学生は、Intel Pentium プロセッサの分岐予測器からプロファイル情報を抽出する巧妙な手法を考案しました。その後、マイクロプロセッサのパフォーマンス監視ハードウェアをコンパイラにとって有用なものにするための新しい設計基準を規定しました。その結果は、Conte の博士課程の学生の 1 人 (Kishore Menezes) が共同設計した Intel Itanium に搭載されているパフォーマンス カウンターに反映されています。コンパイラ コード生成では、Conte は Treegion Scheduling を開発しました。これは、現在 VLIW DSP コンパイラで使用されているコード スケジューリングの新しい手法です。この手法は、ハードウェアでの予測サポートを必要とせずに、Scott Mahlke のハイパーブロック スケジューリングと同様のパフォーマンスを実現できます。彼と彼の学生はまた、分散レジスタ ファイル (DSP では一般的) がある場合にコードをスケジュールする手法、実行時の効率とコード サイズの効率の両方についてコードを最適化する手法 (組み込みコードでは重要)、EPIC アーキテクチャのコード生成で値の局所性を活用する手法も発明しました。

Conte は、コンピュータ アーキテクチャの高速シミュレーションのための、長く続く重要な手法を考案しました。その一例は、プロセッサ パフォーマンス研究にサンプリングを適用して信頼区間を計算できるようにする手法です。この研究以前は、サンプリングにエラー バー計算を導入する試みはありませんでした。結果は、信頼のみで受け止められると予想されていました。同様に、キャッシュとプロセッサ パイプラインの高速シミュレーション手法の先駆者でもあります。彼はこの分野でも引き続き活躍しており、AT&T、IBM、NCR S3 ( SONICblue )、Qualcomm など、多くの企業でこのトピックに関するコンサルティングを行っています。

2012年後半、コンテはエリー・トラックとともにIEEEリブートコンピューティングイニシアチブを提案しました。^[7] このイニシアチブは米国および国際的な研究の優先順位に大きな影響を与えました。

2015年、コンテはIEEEフェローのパオロ・ガルジーニと協力し、半導体産業協会がIEEEのスポンサーを辞めた後、国際半導体技術ロードマップをIEEEに組み入れた。エレクトロニクスとコンピュータ産業の状況が変化していることを認識し、コンテとガルジーニはこの取り組みを国際デバイス・システムロードマップと改名した。^{[8] [9]}

コンテ氏は2016年以来、IRDSの副議長を務めている。

アナンド・ラル・シンピ